关键词：高速数据采集?A/D?转换?PCI总线

0?引言

　　高速数据采集系统作为现代信号处理与信息处理的基础，近年来随着新的A/D器件的不断推出而得到了较大的发展。但通用型高速数据采集系统昂贵的产品价格让人望而生畏。因而，寻找一种使用方便的A/D转换器件，通过简单的电路设计来获得性能优良的高速数据采集系统一直是工程设计中追求的目标。本文介绍了一种高速数据采集系统，可以对一般雷达频率信号进行数据采集，并且实现与微机接口，便于对采集信号的后期处理。

1?系统功能及结构

　　本系统是基于雷达频率信号的采集，其设计指标如下：

　　a.?数据采集精度为12bits，数据采样率为10MHz;

　　b.?信号预处理配置灵活，能够适用多种形式的模拟信号输入;

　　c.?通过PCI总线与计算机高速接口;

　　d.?采用高速大容量缓存;

　　e.?系统控制逻辑由CPLD完成;

　　f.?系统稳定，可靠;

　　从信号处理角度看，10MHz速度基本满足大多数雷达信号处理的要求;12位精度足够保证雷达信号处理，例如动目标检测的要求。

　　系统结构框图如图1：

　　系统主要包括缓冲放大、A/D转换、数据锁存、FIFO缓存、PCI总线控制及CPLD控制等几个部分。

2?缓冲放大与A/D变换

　　模拟信号预处理是影响系统性能的一个重要因素，设计时必须考虑两方面的问题：1.保证信号质量，提高信噪比，尽量减少畸变。2.将信号变换成适合ADC处理的幅度并提供足够的驱动能力。由于考虑到高速高精度的技术指标，使用AD公司的AD8011作为高分辨率ADC缓冲器是比较合适的一种选择，因为它具有快速建立时间、宽带、低失真和单位带宽增益高等特点。

　　AD9220是美国模拟器件公司（ANALOG?DEVICES?COMPANY,简称AD）生产的高性能、单电源10MHz,12位模数转换器。它采用低成本、高速度的CMOS处理技术新颖的结构以在小功耗情况下仍能达到较高的转换速度。它是一个完整的单片ADC电路，片内带有高性能、低噪声的跟踪/保持放大器和一个可编程电压基准源。为了满足应用中对直流精度和温度漂移要求，也允许外接基准点源。AD9220具有四级流水线结构，输出还有误差校正，以保证在全部工作温度范围内具有10MHz采样速率和12位精度，不丢码，并且还有一位溢出标志。此外，单片结构也提高了可靠性进而能改善系统的可靠性并降低设计成本。AD9220原理图、时序图如图3、图4所示：

3?PCI总线控制器

　　基于微机的数据采集、处理系统中，计算机接口卡是其中的关键硬件设备。然而由于PCI总线协议的复杂性，PCI接口卡的设计是一项难度非常大的工作。但如果采用专用的PCI接口芯片，则设计就可以避开复杂的PCI总线协议，大大缩短系统开发周期。

　　PCI总线是一个AD、C/BE#复用的总线。它采用主从信号双向握手的方式来控制数据的传输，其接口电路的设计与传统总线接口电路的设计没有多大区别。一般来说，一个PCI接口电路应当完成以下功能：a.地址译码及命令译码。B.地址产生电路。C.控制信号的产生。AMCC公司的S5933总线控制器是一种功能强大、使用灵活的总线控制芯片。它符合PCI局部总线规范2.1版，可作为PCI总线从设备（SLAVE）,实现基本的传送要求;也可作为PCI总线的主设备（MASTER）,访问其他PCI总线设备。S5933其峰值数据传送速率可达132MB/s。S5933提供了三种物理总线接口：PCI总线接口、ADD-ON总线接口及外部配置存储器接口。数据传送可以在PCI与ADD-ON总线之间进行，也可以在PCI总线与外部配置寄存器之间进行。PCI与ADD-ON总线之间的数据传输可以通过三种通道来实现：邮箱寄存器通道（MAILBOX）、FIFO通道和PASS-THRU通道。

　　S5933提供两个单独的?FIFO数据通道,分别实现从PCI到ADD-ON和ADD-ON到PCI的数据传输。这两个FIFO均支持PCI总线主设备操作，支持数据突发传送。在本系统中，我们利用了S5933的ADD_ON?TO?PCI?FIFO通道，通过ADD-ON总线启动S5933的总线控制功能。并可以通过外加级联FIFO缓存来增加S5933内部FIFO的深度。

　　外部FIFO选用的是IDT公司的IDT732653。ADD-ON接口设置为同步传输，时钟为33MHz。系统中，先进先出缓存采用了IDT公司的单片、高速、低功耗CMOS双向FIFO?IDT723653。该FIFO的双口时钟可以同步，也可以异步。传输控制选用ALTERA公司的EPM7128来实现对数据传输逻辑控制。

　　S5933初始化是由配置存储器在系统配置周期自动加载，在本系统中我们利用并行29C512存储器作为S5933的配置存储器。

4?控制块与CPLD设计

　　系统时序仿真如图5：

　　其中，WRFULL为S5933内部FIFO满信号，高电平有效。BPCLK为S5933缓冲时钟输出。AF为FIFO可编程ALMOST?FULL信号，低电平有效。AE为FIFO可编程ALMOST?EMPTY信号，低电平有效。

　　在本设计中，S5933内部FIFO写采用的是同步工作方式，故WRFIFO为S5933内部FIFO写使能。LE1为锁存器1时钟，LE2为锁存器2时钟，OE为LE1、LE2锁存输出使能，低电平有效。CLKA,CLKB,ADCLK分别为FIFO?PORTA,PORTB时钟和采集转换时钟输出。FIFOENA、FIFOENB分别为FIFO端口A和B写入和输出数据使能。在本设计中，外部FIFO两个端口基于不同时钟进行工作。具体数据传输实现如下：A端口时钟与A/D转换时钟同步。每两次转换数据通过锁存器LE1，LE2锁存以后通过使能OE，FIFOENA一起送到FIFO。B端口时钟采用BPCLK。当AF有效，WRFULL无效时，使能FIFOENB,WRFIFO信号。外部FIFO向S5933写数据，直到WRFULL有效或AE有效。

　　在本系统中，整个数据传输通过DMA方式将数据传送到系统内存，不需CPU干预，完全由硬件实现，提高了数据传送的效率。为充分利用总线带宽，提高PCI数据传输速率，采用了两个16位数据锁存器，将AD变换以后的数据合成32位数据。数据经FIFO缓存后由PCI接口芯片AMCC?S5933送入内存。

5?结束语

　　本系统适用于雷达信号的采集处理系统，利用PCI总线的高速特性，实现了数据实时采集、传输和存储，有效的解决了高速数据采集系统中的数据传输和存储等问题，其各项性能指标满足雷达信号处理需求。