4位数显，码盘整定，循环计数，加减可逆，高抗干扰，掉电保持高速电路 
上沿、加计数电路
QA640847，/CT/CP/CE,（-W）上沿、减计数电路
QA640857，/CT/CP/CE,（-W）下沿、加计数电路
QA641847，/CT/CP/CE,（-W）下沿、减计数电路
QA641857，/CT/CP/CE,（-W） 低速高抗扰电路（下沿）
加计数电路 QA64X827，/B/CT/CP/CE,（-W）
减计数电路 QA64X837，/CT/CP/CE,（-W）
低速高抗扰 双时钟可逆计数电路（下沿）
上行：码盘设定终值(初值为零) QA64X828，/B/CT/CP/CE,（-W）
下行：码盘设定初值(终值为零) QA64X838，/CT/CP/CE,（-W）
● 18脚双列直插或SOIC贴片封装。
● 四位数字显示。直接驱动共阴LED，无需外接译码器。带高位无效“0”消隐。
● 四位码盘整定。(码盘缺省为“0”。四位全“0”，片内置为全“9”)
● 由K1，K0选择四种倍率∶×1，×10，×100，×1000。
● 具门控累计积算功能,GATE开关ON时计数暂停。
● 具片内上电复位电路和外接手动复位电路。外接手动复位低电平有效。RESET开关低电平宽度必须大于20mS才为有效, 从而增强电路的抗扰能力。
● 加计数电路初值为零、终值为码盘值,从初值加计数至终值时符合。
● 减计数电路终值为零、初值为码盘值,从初值减计数至终值时符合。
● 可逆计数电路计数输入端“CP+”的下沿产生加计数,“CP-”的下沿产生减计数。上行电路码盘值为终值(初值为零)，下行电路码盘值为初值(终值为零)。计数从初值开始,无论加、减，使计数值等于终值时符合。 计数可循环，即：“0000”减1为“9999”，“9999”加1为“0000”。
● 对于无任何后缀的普通型电路, 当计数达到终值符合时,符合输出端“UP”从“0”上跳为“1”，并禁止继续计数。
● 对于有后缀“B”的电路, 只要计数值大于等于码盘值,符合输出端“UP ”就为“1”电平，小于码盘值时则为“0”电平,但始终不禁止计数。
● 对于有后缀“CT”的电路, 当计数达到终值符合时, 符合输出端“UP”输出电平取反（复位后为“0”）, 计数值自动复位并重新从初值开始计数。
● 对于有后缀“CP”的电路, 当计数达到终值符合时, 符合输出端“UP”输出一个正脉冲,计数值自动复位并重新从初值开始计数。输出端常态为“0”电平。输出正脉冲宽度: QA64X8XXCP型约为0.2毫秒；QA64X8XXCP-B型约为2毫秒；QA64X8XXCP-C型约为0.2秒；QA64X8XXCP-D型约为2秒。输出正脉冲期间,新的计数脉冲将使其提前恢复为“0”电平。
● 对于有后缀“CE”的电路, 只要计数值等于终值, 符合输出端“UP”即输出“1”电平,新的计数脉冲使其不等于终值后恢复为“0”电平。电路自动复位从初值开始计数。输出端常态为“0”电平。
● QA64X847,／CT／CP／CE,（-W）及QA64X857,／CT／CP／CE,（-W）的计数输入端COUNT上沿（X＝0）或下沿（X＝1）计数,最高计数频率为10KHZ,最小正、负脉宽≥1微秒。 参见图1、图2的应用举例。
● 低速高抗扰计数电路QA64X827,／CT／CP／CE,（-W）、QA64X837,／CT／CP／CE,（-W ）及QA64X828,／B／CT／CP／CE,（-W）、QA64X838,／CT／CP／CE,（-W）的计数输入端COUNT、CP+、CP-下沿计数（计数开关“ON”）,对应型号中X为1、2、3、4、5、6电路输入端口分别具有1、2、3、4、5、50毫秒的抗扰、防抖电路，最小正、负脉宽分别对应为≥1、2、3、4、5、50毫秒，最高计数频率分别对应为500HZ、250HZ、150HZ、125HZ、100HZ、10HZ。 参见图3、图4、图5、图6 的应用举例。
● 以上电路带有后缀“-W”的, 为具有掉电低功耗数据保持功能的电路（保持电流典型值0.1μA）。
《计数范围与倍率选择》
| K1 K0 | 倍率 | 计数范围 |
| 0 0 | X1 | 1～9999 |
| 0 1 | X10 | 10～99990 |
| 1 0 | X100 | 100～999900 |
| 1 1 | X1000 | 1000～9999000 |
* 所有的开关“0N”为“1”,“OFF”为“0”。不用时可缺省。(缺省为“0”)。
《低功耗保持功能》
掉电低功耗数据保持电路的连接见图2、图4、图6。当主电V+掉电后, 芯片仅需由备电VB提供最多5μA的保持电流（典型值0.1μA）。VB 与 V+ 无严格要求, V+电压应略高于VB电压,确保正常情况下由V+供电而VB不消耗电流,且应使VCC端电压符合VCC电源范围要求。在低功耗保持期间, 芯片能记忆当时已进行的计数状态。为降低芯片功耗,除电源测试端PUB仍为输入端外, 其它全部入出端口均变为输出口且输出“0”电平。 当V+ 恢复供电时, 在PUB端产生一个负脉冲,使芯片从掉电时刻状态起继续工作。 因从V+恢复供电到芯片各输入端恢复为输入态约需2mS时间,为避免瞬时短路,需接高电平的输入端应通过最小0.5K的上拉电阻接V+, 避免直接接电源。因V+掉电后电路会自动转入低功耗数据保持状态,且所需电流极微,VCC 端的残电或许会较长时间维持电路处于记忆状态, 所以如果需要使用断电再上电的方法使电路复位,则不仅需断掉V+和VB电源,而且还要确保将VCC端的残电泄放干净。
《管脚说明》
RC∶ 输入端。外接 5KΩ 电阻到VCC 。
COUNT∶QA64X847、QA64X857,/CT/CP/-W的外计数脉冲输入端，上或下沿计数。输入端口具有施密特整形电路。
UP∶ 符合控制输出端。达到设定要求时, 输出相应的电平对外实施控制。
a、b、c、d、e、g、f, 复用端∶
① 扫描码盘及开关的扫描输出端。“1”有效。
② 四位共阴LED数码管的段输出端。“1”有效。
B1、B2、B3、B4, 复用端∶
① 扫描码盘及开关的数据输入端。
② 四位共阴LED数码管位选输出端。“1”有效。
PUB ∶掉电低功耗数据保持功能的上电测试输入端。
PD ∶掉电低功耗数据保持功能的掉电测试输入端。
PWR∶片内上电复位电路外接阻容端,正常工作时应为高电平。可直接接VCC,也可如应用举例接电阻电容,以提高抗电源干扰能力和可靠复位, 并可缩短断电复位的间隔时间。