3.2 数据存储电路设计 基于TMS320C6416T的数据采集存储系统设计（4）
TMS320C6416T的EMIFA为64位存储器总线，分成4个存储空间ACE0～ACE3，每个存储空间可独立配置，无缝接口具有多种类型的存储器(SRAM、ROM、SDRAM等)。EMIFA工作时钟有：AECLKIN(外部输入)、CPU时钟四分频(250MHz)、CPU时钟六分频(167 MHz)。EMIFA接口信号如图4所示。该系统设计选用同步存储器SDRAMHY57V283220T，其容量为2M×32位。该器件的32位数据线与EMIFA的64位数据总线AED[0：63]的低32位AED[0：31]相连；12位地址线接EMIFA的20位地址总线的AEA[3：14]；片选信号CS接EMIFA的ACE0，将SDRAM配置在ACE0空间中；列、行地址选通信号CSA、RAS接EMIFA的ASD-CAS、ASDRAS；写信号WE接EMIFA的写使能信号ASD-WE；HY57V283220T的时钟由AECLKOU1提供，并与EMIFA的时钟相同；CKE接ASDCKE，SDRAM时钟使能，其接口电路如图5所示。
4 系统软件设计
系统软件设计主要是对DSP TMS320C6416T编程，应用软件CCS3.3配置其内部资源，产生A／D转换器的读写时序，写入控制字，读取采样结果进而处理数字信号。系统上电后，首先初始化A／D转换器写入控制字，进而DSP产生时钟信号，启动A／D转换器进行采样，待FIFO数据存满后中断DSP，DSP通过EDMA控制器从数据总线读取数���，并且保存在SDRAM单元。对存储单元的采样数据进行一定的算法处理，如频谱分析等。该系统驱动软件流程如图6所示。
系统测试是对1MHz频率信号进行采样，将采样值存入存储单元SDRAM，计算机通过TMS320C6416T的JTAG接口访问存储单元，将数据读回并做FFT分析，分析结果表明完全符合输入正弦波，波形无失真，信噪比好，特别适用于数字信号处理前端的模数转换器。