首页 >>> 公司新闻 >

公司新闻

试验变压器整机的功耗
试验变压器整机的功耗
软件起着引导硬件活动的主导作用，嵌入式系统设计中。也对系统的能量消耗有很大的影响。过去几年的研究主要是针对硬件部分试验变压器，而现在研究设计人员则更注重通过优化软件部分来降低系统功耗。要想对软件进行优化试验变压器的精度决定，必须选择正确的编译方法，以降低程序执行的功耗。编译器的作用就是将由**语言编写的程序(如C/C++等)翻译成能够在目标机上执行的程序。同时，也使得程序的可读性和可维护性得到保证，提高了软件开发的效率。另外，将程序移植到新的目标机上，也只要用相应的编译器对程序进行重新编译即可，而不必重新编��程序。但是某些情况下，这样会影响程序的执行性能。编译器的有效性以及它所生成的代码效率，可以与汇编语言代码相比较得出。事实上试验变压器，一个程序中，每一条指令都将激活微处理器中的某些硬件部件，因此，正确选择指令可以降低处理器的功耗。通过优化编译器可以进行有效的软件低功率化，从而生成效率更高的代码，以降低嵌入式设备的功耗。
不必耗费巨资更改硬件，也有可能。就可以降低功耗。您可以通过功耗驱动的新型 CA D算法和设计流程（如 ISE9.2i软件中采纳的算法和设计流程）来解决功耗问题。
ISE9.2i设计工具中的功耗优化
并且通过一种后期布线技术来降低逻辑块的内部功耗。ISE9.2i软件在布局布线中体现了功耗优化。
布局
然后使用强行抽象法从高度拥挤区去除逻辑块，Xilinx布局器中的核心算法采用了解析（数学）技术。这种算法以有重叠的初始设计布局开始。*终形成可行的无重叠布局。一旦完成解析布局试验变压器，便在已布局的设计上运行交换式局部优化，以进一步细化布局。本布局器中使用的传统成本函数按以下公式考虑导线长度和时间：随着科学的发展和微电子技术的不断**，嵌入式系统的应用越来越多，并已广泛渗透到各个领域。嵌入式系统是以应用为中心，以电子技术和计算机技术为基础，软硬件可剪裁，能适应应用系统对功能、可靠性、稳定性、成本、体积、功耗等多方面严格要求的专用计算机系统。
低功耗设计技术成为许多设计人员逐渐关注的问题，嵌入式系统的设计中。其原因在于嵌入式系统已被越来越多的应用在便携式和移动性较强的产品中，而这些产品往往要靠电池来供电。实际上，这些年来，有关电池的储能密度并没有得到大的进步试验变压器。而对于便携设备，尤其是手持消费品而言，如果单靠提高电池容量来提高续航能力，似乎并不完全切合实际。因此，为提高设备性能，设计人员更需要从每一个细节考虑降低硬件系统本身的能耗。从而尽可能地延长电池的使用时间。事实上，低功耗设计也已经成为一个越来越迫切的问题试验变压器功能规划，因而应该从硬件和软件两个方面来考虑嵌入式系统中的低功耗设计。完成同样的功能，电路的实现形式有多种。例如，尽可能地将嵌入式系统的内部存储器RA M转换为外部的闪存FLA SH因为在同样条件下，读内部RA M比读外部FLA SH会带来更大的功耗。也可以利用分立元件、小规模集成电路，大规模集成电路甚至单片实现。通常使用的元器件数量越少，系统的功耗越低。因此，应尽量使用集成度高的器件，以减少电路中使用元件的个数，减少整机的功耗。
1.3微处理器的选择
所以，选择合适的处理器，对于嵌入式系统的整体功耗具有很大影响。微处理器的功耗主要分为两部分：内核功耗Pcore和外部接口控制器功耗Pio总功耗等于两者之和，即P=Pcore+Pio对于Pcore其关键在于供电电压和时钟频率的高低；而对于Pio除了各个专门I/O控制器的功耗外，还有地址/数据总线宽度，因为总线宽度越宽，处理能力越大，功耗也越大。所以降低功耗试验变压器，必需让总线位数变窄。对于一个嵌入式系统来说，系统的工作量随时都在改变，不可能所有的组件任何时刻都在工作，故可采用分区/分时供电技术来降低功耗，可利用开关控制电源供电单元，某一部分电路处于休眠状态时，关闭此部分电路的供电电源，仅对工作部分组件供电。其供电原理如图1所示。目前存储器主要有：SRA MSDRA MFRA MEEPROMFLA SH由于平台常存储大量数据，如操作系统应用程序，可以选择FLA SH如INTEL28F128L18[3]28F128L18初始访问时间是85n异步页模式为25n同步突发为54MHz能在读周期完成后自动进入功率节省模式，片选无效或复位有效时进入standbi模式，电流大约50uA 异步读电流大约18mA 为了回快应用程序的招执，配置SDRA M或者SRA M由于SDRA M比SRA M容量大、价格便宜，选用SDRA M用于数据存储。由于系统在运行时，大功耗元件除LCD背景光外，就是SDRA M偿和部分阵列刷新的MobilSDRA M产品对降低功耗十分重要。如SA MSUNGK4M28163PD-RS1L自动刷新电流85mA 4bank激活突发模式为50mA 可使能SDRA M自动预充。这样在每次突发读写后，该bank进入空闲状态，电流可降到5.5mA OMA P1510对K4M28163PD-RS1L进行控制时，应置K4S56163-RR75为全页突发，以减小访问时间，降低功耗试验变压器。系统常有一些数据量不大的数据需要保存，可采用铁电存储器，如声音的音量、LCD亮度。这些参数如果保存到FLA SH或者EEPROM功耗会更大。FLA SH需要整块擦除。RA MPON***4CL163V电源100kHz频率读写时，电流为75uA ,嵌入式微处理器的功率消耗在嵌入式系统中占有相当大的部分。standbi电流为1uA ATMELAT24C165V100kHz读写电流分别是0.4mA 2mA 2.7V时standbi电流为1.6uA AT24CL16字节写入时间大约10m***4CL16写入时间总为线时间，不需延时，因而功耗较小。SDRA M与FLA SHSRA M采用不同的接口，调试ARM中断服务程序时试验变压器的负载电压，由于中断服务矢量位于低端地址，调试时*好有SRA M映射到0地址处试验变压器。因此SRA M和FLA SH片选信号应该是可配置的SRA M可选用CypressCY62157DV18典型工作电流10mA standbi电流为2uA。
上一篇：试验变压器的应用中的数据
下一篇：试验变压器能量和功率