首页 >>> 公司新闻 >

公司新闻

试验变压器的特性曲线
试验变压器的特性曲线
Vinew表示第i根总线上的电压(0或者是VddVixt表示t时刻上第i根总线上的电压值试验变压器，其中T表示总线上的时钟周期。而当一根总线的电压发生变化时，其消耗的能量可以计算出为 Ei=∫T0VddIixdx
开集GPIO1引脚通过10kΩ上拉电阻设置为高电平（图中未标注）ADA U1401具有均方根信号检测功能，SigmaDSP处理器与功率放大器之间的红色信号线控制功率放大器的静音/待机引脚。正常默认工作模式下。可确定是否存在输入信号。当没有输入信号时试验变压器性能框架，GPIO1变为低电平，功率放大器置于静音/待机模式，因而扬声器没有噪声输出，同时功放的待机功耗也很���。当检测到高于预定阈值（例如–45dB输入信号时，GPIO1变为高电平，功率放大器正常工作。这时虽然噪底仍然存在但由于信号的高信噪比（SNR将其屏蔽试验变压器，使它不易被人耳感知到
SigmaDSP处理器（而不是MCU通过响应MCU命令直接控制功率放大器的静音/待机。例如，电源开关期间。电源接通期间，来自MCU控制信号通过I2C接口设置SigmaDSP处理器的GPIO1使之保持低电平（静音）直到预定的电容充电过程完成，然后MCU将GPIO1设置为高电平，由此消除启动瞬变所引起的爆音。关闭电源时，GPIO立即变为低电平，使功率放大器处于静音/待机状态，从而消除电源切断时产生的爆音。将功率放大器置于SigmaDSP处理器而不是MCU直接控制之下的原因是SigmaDSP处理器通常距离功率放大器更近，因此布局布线和EMI控制也更容易实现。数据采集器，为准确采集三表数据而设计的如图2所示，包括晶振电路、电源电路、传感器电路等。
可输出3种不同频率的时钟给单片机内部的不同模块试验变压器。用户可用高速晶体产生频率较高的MCLK供给CPU以满足高速的数据运算需要；也可以在不需要CPU工作时关闭高速晶体；而对于实时时钟，①晶振电路。图1中提供了高速和低速2个晶振电路。可用低速晶体产生频率较低的ACLK供给。
工作电流在0．1400μA之间。本电路中，②电源电路。MSP430F449单片机的工作电压在1．83．6V之间。工作电压为3V可由锂电池或M-BUS总线为单片机供电。
③复位电路。单片机的复位电路接在94引脚处。
零功耗磁敏传感器可直接接到单片机的捕获端口TA l当装在煤气表齿轮上的小磁铁经过传感器表面时，④传感器电路。经过试验。产生脉冲信号，利用单片机的捕获功能捕获信号。为确保传感器采集数据的准确性，图1中加入了低功耗运算放大器LM358以放大传感器的脉冲信号。采集端口P1．2处的电压为高电压，等于Vcpu3V当三级管C9018基级电压大于0．7v时，采集端口P1．2被拉低试验变压器，单片机计数。通过实验，每当小磁铁经过传感器1次，单片机的地址1就增计数1次。通信模块即单片机和总线集中器之间的数据传输电路，如图3所示。TSS721A 美国德州仪器公司1999年初生产的一种用于M-Bu专用收发器芯片。其内含的接口电路可以调节仪表总线结构中主从机之间的电平，可通过光电耦合器等隔离器件与总线连接试验变压器高的频率。该收发器由总线供电，对从机不增加功率需求；外形采用16脚双列直插封装，将整个数据发送功能集于一体。其特点如下：①满足国际ENl434-3标准；②具有动态电平识别的接收逻辑；③通过电阻可调接收电流；④无极性连接；⑤防掉电功能；⑥可提供3．3V稳压源；⑦支持远程供电；⑧半双工下波特率可达9600bp⑨支持UA RT协议；⑩从机可由总线或后备电池供电。该芯片上有8位拨段开关，用来设置总线上表具的惟一地址。而作为Master主机存储各采集器模块的地址，并根据主控机的请求将采集模块的数据抄上来。集中器设置各采集模块的分频系数和各表的量纲和倍率。该对数放大检测器的传递函数为：
U0=KPin-b1
一个常数；Pin输入信号的功率。一定的动态范围内试验变压器，式中：b为截距；Ks为对数检测器的斜率。可通过Matlab仿真软件得到对数放大器的特性曲线，如图2所示。
线性动态范围约为-367dBm此范围内，从图2可知。输出电压与输入功率之间呈线性关系。图2横坐标是输入信号的功率，纵坐标为输出电压和误差值。坐标系上作图可知，该特性曲线的斜率约为18mVdB截距约为93dBm已知输入信号的情况下，可根据式(1得到输出电压的大小。
若输入信号为-30dBm时：
U0=18[-30--93]=1．134V2
则截距也会发生变化，若斜率改变。同样的输入的情况下，输出大小不同。
而通信系统中试验变压器，上述情况仅适用于900MHz8GHz正弦波输入信号。还有其他波形，如果测量其他波形的功率，则可根据不同波形的修正C值来进行修正，因波形不同修正值也不相同，表1为不同的信号波形的修正值。芯片的制造技术到达了深亚微米级(DSM时，总线功耗已经成为一个重要的问题，总线功耗的降低对于芯片整体的功耗降低已经越来越重要，因此在DSM下建立一个合理的总线模型是首先要解决的问题。
当工艺水平达到深亚微米级时，图1文献[1]中由PaulP.Sotiriadi和AnanthaP.Chandrakasan提出的一个DSM总线的线间电容的模型。从图1可以看出。总线模型已经与以往的模型发生了较大的变化试验变压器，必须细致的考虑线间的电感效应试验变压器负载供电，因此，图1模型具有较好的说明性。实际中，用到如图2所示经过简化的模型。
用式(1和式(2表示在不同时刻第i根总线上的电压。
上一篇：试验变压器效率和能耗
下一篇：试验变压器稳定性设计