Actel Fusion

产品表

fusion devices		afs090	afs250	afs600	afs1500
arm-enabled fusion devices				m7afs600	m7afs1500
	system gates	90,000	250,000	600,000	1,500,000
	tiles (d-flip-flops)	2,304	6,144	13,824	38,400
	usable tiles with coremp7s			7,500	32,000
	usable tiles with coremp7sd			5,237	29,878
	secure (aes) isp	yes	yes	yes	yes
	plls	1	1	2	2
	globals	18	18	18	18
	flash memory blocks (2 mbits)	1	1	2	4
	total flash memory bits (mbits)	2	2	4	8
	flashrom bits (kbits)	1	1	1	1
	ram blocks (4,608 bits)	6	8	24	60
	ram (kbits)	27	36	108	270
	analog quads	5	6	10	10
	analog input channels	15	18	30	30
	gate driver outputs	5	6	10	10
	i/o banks (+ jtag)	4	4	5	5
	maximum digital i/os	75	114	172	252
	analog i/os	20	24	40	40
	qn108	37/9 (16)
	qn180	60/16 (20)	65/15 (24)
	pq208		93/26 (24)	95/46 (40)
	fg256	75/22 (20)	114/37 (24)	119/58 (40)	119/58 (40)
	fg484			172/86 (40)	228/86 (40)
	fg676				252/139 (40)

融合技术资源中心

	单芯片 以 flash 为基础的 fpga 将配置信息储存在片上 flash 单元中，一旦完成编程后，配置数据就会成为 fpga 结构的固有部分，在系统上电时并无需载入外部配置数据。以 flash 为基础的 fusion 融合 fpga 无需额外的系统元件，如传统 sram fpga 配置用的串行非挥发性内存 (eeprom) 或以 flash 为基础的微控制器，它们都是用来在每次上电时对传统 sram fpga 加载程序的。增加的融合功能可在电路板上省去多个附加元件，如 flash 内存、分立模拟 ic 、时钟源、eeprom ，以及实时时钟等，从而减低系统成本和电路板空间需求。
	低功率 actel 以 flash 为基础的融合器件具有类似于 asic 的功率特性，因而适用于电池供电产品和其它对功耗敏感的应用。使用融合器件时，并不会出现加电浪涌电流和大电流转换，而这是许多 sram fpga 器件所面对的问题。融合器件还具有低静态和动态功耗，能实现*多的功率节省。这些器件支持睡眠和待机模式运作，可大幅降低功耗。融合器件的另一个独特性能是在非活动期间于正常时钟速度和低时钟运作速度之间进行动态转换，并在需要时转为全速运作。
	上电即行 以 flash 为基础的融合器件具有上电即行 (lapu) 特性，一旦施加正常运作规格内的系统功率，融合器件即可工作。这种上电即行特性能够大幅简化整体系统设计，并往往可以省去系统中复杂的可编程逻辑器件 (cpld) 。系统供电中的低频干扰和低电压不会损害融合器件的 flash 配置，与以 sram 为基础的 fpga 不同，该器件在系统恢复供电时无需重新载入配置数据，此举可让设计人员从 pcb 中减少或完全省去昂贵的上电排序部件、电压监控器，以及低电压检测器件的使用。以 flash 为基础的融合器件能够简化总体系统设计、减低成本和设计风险，同时增强系统可靠性，并缩短系统初始化的时间。
	**性 融合器件包含了 actel flashlock® 功能，提供可重编程性和设计**性的独特组合，且无外部元件费用。这些优点只有通过带非挥发性 flash 内存的 fpga 才能实现。融合器件具有基于 flash 的 128 位**保护机制和业界**的片上 aes 解码内核，用于保护经编程的 ip 和配置数据。 128 位 aes 是政府机构认可速度更快、**性更高的加密算法，可以替代 des 。目前，融合器件具有*完备的可编程逻辑**解决方案。以 aes 加密技术为基础的融合器件可让设计人员**地完成系统设计和 flash 内容的远程更新 (通过公共网络如互联网等)，确保具价值的 ip 不会遭受系统过建、复制和 ip 盗窃等问题所侵害。虽然编写在融合器件中的 fpga 设计不能读回，但可对其进行**的设计验证操作。融合器件采用了许多器件设计和布局工艺技术，使到入侵攻击难以得逞。例如，融合器件的 flash 单元都位于 7 层金属层之下，因而极难篡改当中的
	固件错误 固件错误是高层大气中产生的高能中子撞击 sram fpga 配置数据存储单元所导致的错误。撞击产生的能量会改变 sram fpga 配置数据存储单元的状态，从而改变其逻辑、路由或 i/o ，而这种改变是无法预测和控制的。这类错误在 sram fpga 中不可能避免，因而导致其时间延续故障 (fit) 率值达数千。这类错误可能导致整个系统失效，引起重大的技术支持和产品可靠性问题。融合 fpga 的配置元素 (即 flash 存储单元) 便不会被高能中子改变，因此具有中子引发的固件错误**力。

融合技术及其优势

单芯片提供所有功能
直至融合技术问世前，系统设计人员被迫采用成本高、占位空间多的分立模拟组件和可编程逻辑或混合信号 asic 方案来执行一般的系统。固定的架构及其它技术障碍都阻止各个组件集成到一个低成本的单芯片中，以满足所有设计需求

外部高电压接口
融合器件具有真正的外部高电压接口；拥有多达 30 个耐高压模拟输入，可与 -12v 到 +12v 的信号直接连接，因此无需信号预调节电路。基于融合技术的模数转换器 adc 可以配置，并支持高达 12 位的信号采样率，采样速度达 600 ksps 。融合器件还具备额外的功能，包括多个差分输入电流监控功能块，每个均内置放大器，能增加灵敏度和效率。融合器件还集成了温度监控电路，只需外接二极管便可远程监控多项温度。融合器件具有多达 10 个大电流驱动输出，*适用于 mosfet 控制和/或脉冲宽度调制 (pwm) 功能，如直接风扇控制。

功率管理和热管理
融合器件具有 0 级上电即用 (lapu) 功能，只需 3.3v 单电源便可运行。由于启动要求不高，融合器件可充当**的系统管理器，能够监视和控制板上各个电源的上电顺序。各个电源的电压上升速率可通过融合器件进行编程。结合其温度监控功能和 mosfet/pwm 性能，融合器件能轻易集成系统控制板的热管理能力。

动态系统配置
融合器件可将多项系统级功能集成在一个单芯片中，因而成为许多前沿系统管理协议的理想载体。

融合器件的高性能 flash 内存模块可根据系统设计需求，灵活地配置非挥发性内存。在系统启动时， flash 内存可用于系统初始化，从片上 flash 内存中自动载入 sram 和寄存器所需数据。在系统关断前，融合器件上 sram 或寄存器中的挥发性数据能够保存到片上 flash 内存中，即将器件的状态保存起来，用于下一次系统启动，提供保存和恢复功能。融合器件的 flash 内存还可实现系统参数的动态改变，即具有关联转换 (context switch) 功能。系统导引代码可存储于 flash 内存中，以配合芯片上及芯片外的需求。flash 内存还可通过配置仿真 eeprom 操作，并备有固化的外延 ip 。若选配 actel 的软 ip 通用 flash 接口 (cfi)，还可将 flash 内存的一部分用于文件存储。

低功耗
基于采用低功耗、高性能的 flash 内存工艺，融合器件提供业界**的低静态和动态功耗。融合器件还具有多项睡眠和待机工作模式，进一步延长便携式设备的电池寿命。融合器件的实时计数器 (rtc) 能实现各种功能，如睡眠、待机、定期唤醒、低速或低功耗运行。此外，它还配有 1% rc 振荡器和双引脚晶体振荡器电路，能够省去昂贵的外部时钟源。

重新配置系统
融合器件架构继承了 actel 成功的 proasic®3 系列 flash pga的可配置性和现场可编程性优势，能在制造过程中或制造完成后在现场**地进行编程。由于融合器件可以在单一硬件平台支持多种项目和产品，因此能让设计人员享有批量采购器件的优势，并同时针对不同市场进行产品的定制设计。而固件 (flash 内存) 和硬件的更新都能在一个步骤中完成。

融合技术使 fpgas 能享有两个领域的优势。

相关信息

• ip 支持
• fusion 低成本启动套件
• 编程解决方案
  • isp: direct-c
  • 编程器
• 封装信息
• 软件下载
• 支持服务
  • 销售办事处
  • 技术支持
  • ibis 文檔
  • bsdl 文檔