三大电机控制方案之FPGA篇（1）：Actel Fusion

英蓓特科技推出功能完善的SoC FPGA开发套件Lark Board

2014年9月18日，深圳 – 英蓓特科技日前宣布推出基于Altera Cyclone® V SoC的高性能开发板Lark Board。Lark Board专为大容量数据应用的开发而设计，适用于汽车、医疗设备、视频监控和工业控制等领域。Altera大中华销售总监Jeff Li表示：“Lark Board的问世使开发人员能够更加高效地利用Cyclone V SoC在架构、密度和性能上的优势，这为他们进行嵌入式系统设计开发提供了一个功能完整且强大的开发平台。”Lark Board采用5CSXFC6D6 SoC FPGA。该器件是CyClone V SX系列产品中拥有资源*多的SoC，它集成了一个FPGA和工作频率可达800MHz的双核ARM HPS（硬核处理器系统），并通过一条AXI高速互联通道实现两者之间的连接，从而能够以单一器件的形式同步提供硬核IP的高性能、低功耗以及可编程逻辑的灵活特性。Lark Board配备丰富的免费软件资源，是那些既需要利用Cyclone V FPGA的优势，又需要在同一封装中集成双核ARM Cortex-A9处理器以降低系统整体成本和功耗的工程师的理想选择。

Maxim Integrated推出面向Arduino®平台的Pmod™适配器

Altera年度技术巡展展示第10代*新产品和突破性技术

低成本FPGA来袭，剑指工控与车载领域

尽管FPGA（可编程逻辑闸阵列）两大业者Xilinx与Altera在先进制程领域战得天昏地暗，一般来说，大多人对于FPGA产品的认识是价格昂贵、晶片面积大，但在性能方面却相当优异，所以在许多极需超高运算效能的应用领域来说，FPGA可谓有着先天的竞争优势。但不表示这些FPGA业者在其他战场就毫无动作可言，Altera**产品行销总监Patrick Dorsey就表示，Altera投入低成本的FPGA开发已有数年的时间，而竞争对手没有在该领域有所着墨。此次Altera所推出的MAX 10 FPGA是首度采用台积电嵌入式快闪记忆体55奈米制程，这也是首款整合了12位元的SAR ADC（类比数位讯号转换器）的FPGA产品。但Patrick Dorsey也表示，该款产品同时具备SRAM与Flash的技术特性，Altera本身就是以SRAM为基础的FPGA业者，导入Flash的理由，是希望在系统断电之后，还有办法记忆当下的相关资讯，以便重开机时，能恢复当初的状态，这一点SRAM就力有未逮。除此之外，该FPGA也整合Altera常见的软式核心Nios II，具备即时运算的特性。Patrick Dor

步进电机优化控制

0 引言步进电机是将电脉冲信号转变为角位移或线位移的开环控制电机，输入脉冲总数控制步进电机的总旋转角度，电机的速度由每秒输入脉冲数目所决定，因此易实现机械位置的精准控制。而且由于步进电机价格低廉、可控性强等特点，使其在数控机床传送控制等自动控制领域中得到了广泛的应用。但随着技术的发展以及企业生产的要求，步进电机传统的以单片机等微处理器为核心单元的控制系统暴露出了如下缺点：控制策略单一不利于实现人机交互，而且控制电路复杂、控制精度低、生产成本高，系统稳定性不够，步进分辨率低、缺乏灵活性，低频时的振荡和噪声大，而且受步进电机机械结构和空间的限制，步进电机的步距角不可能无限的小，难以满足高精度开环控制的需求。由于FPGA编程方式简单，开发周期短，可靠性高，使其在工业控制领域的应用越来越广泛。本文在总结FPGA的分频技术以及步进电机细分控制原理的基础上，通过PWM控制技术来提高步进电机的分辨率，仿真和实验表明，本文采取的措施有效地实现步进电机控制的高效、**控制。1 步进电机细分控制原理步进电机的工作原理如图1所示，对四相步进电机而言，按照一定的顺序对各相绕组通电即可控制电机的转动。例如，当开

基于FPGA的超宽带数字下变频设计

1.引言随着雷达应用需求的提高和数字信号处理技术的迅速发展，对雷达接收系统的设计也越来越希望符合软件无线电的设计思想，即将ADC尽可能靠近天线，将接收到的模拟信号尽早数字化。数字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号，但随着信号载频和带宽的不断提高，也需要更加高速的ADC完成信号采样，于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中，高速的数据率使得基于FPGA的宽带数字下变频算法已不再适**用传统的串行结构实现，本文介绍了一种基于并行多相滤波结构的超宽带数字下变频设计方法，其并行的流水处理方式使得高速数据无需缓存，处理带宽也相应大大提高。2.设计原理根据带通采样定理，在数字中频接收系统中采样率s f 与信号中频c f 。满足（其中M为正整数）时，数字混频算法*为简单，尤其是在采样率较高的超宽带数字接收系统中，满足此条件可以简化设计、便于工程实现。在本文的超宽带数字接收系统中，采样率和接收带宽都较大，低通滤波器设计采用多相结构。设低通滤波器的冲激响应为h（n），其Z变换为：这样即完成滤波器系数的多相分解，在工程实现时在工程实现时，可以根据需要采用先抽取

Microsemi推出Core1553BRT和Core1553BRM新版本

Microsemi推出Core1553BRT和Core1553BRM新版本 IP及其认证建立国防和太空领域FPGA的领导地位美高森美公司宣佈推出Core1553BRT v4.0和Core1553BRM v4.0 知识产权 (IP) 核的新版本及其认证。Core1553BRT v4.0和Core1553BRM v4.0内核现已支援公司的主流SmartFusion®2 SoC FPGA和IGLOO®2 FPGA器件，并包含了专为目前支援的FPGA系列而设的增强功能。美高森美的Core1553BRT 和Core1553BRM内核提供了用于**、商业航空和太空应用的*高品质通讯汇流排介面。建基于MIL-STD-1553的Core1553内核支援各种汇流排协定，例如远端终端机(Remote Terminal, RT)、汇流排控制器(Bus Controller, BC)和监控终端(Monitor Terminal, MT)。*新的IP核按照MIL-HDBK-1553附录A描述的RT验证测试计画(RT Validation Test Plan)进行了认证，这项认证是在SmartFusion2 So

Brocade多太比特核心路由器集AlteraInterlakenIP助网络优化

　　2014年2月25号，北京——Altera公司（NASDAQ： ALTR）今天宣布，其Interlaken知识产权（IP）内核通过认证，被Brocade® MLX®系列多太比特核心路由器选用，开始产品发售，应用于数据中心。Interlaken IP在Stratix® V FPGA上实现，有助于Brocade路由器快速高效的扩展云优化网络。使用Altera FPGA和IP来扩展云优化网络，支持企业管理大量的网络数据，并根据结果实时做出决定。Brocade公司ASIC和硬件工程副总裁Majid Afshar评论说：“Altera为我们提供的这一Interlaken IP设计能够非常灵活的进行配置，而且非常可靠，满足了我们各种线路模块配置的宽带效率需求。这种独特的一种配置设计结合我们的服务成本模型基本结构，使我们的企业和服务提供商客户获益匪浅，他们对预算要求非常严格，而且需要的服务比较特殊。Altera的Interlaken IP带宽可以扩展，具有很高的数据效率，满足了客户对大数据的需求，同时也满足了需要通过网络高效传输数据的其他应用需求。”Altera基于Stratix V FPGA的

Xilinx推全新汽车级器件扩展AllProgrammableArtix-7FPGA系列

　　2014年2月24日，北京—All Programmable技术和器件的全球**企业赛灵思公司 （NASDAQ： XLNX）今天宣布针对汽车应用进一步扩展其Artix®-7 现场可编程门阵列（FPGA）系列。全新的XA Artix-7 FPGA产品组合，进一步丰富了赛灵思市场**的AEC-Q100质量认证的汽车 （XA） FPGA产品系列。该系列器件可为**驾驶员辅助系统（ADAS）、车载汽车娱乐（IVI）系统和驾驶员信息（DI）系统提供业界**的单位功耗性能。除了性能优势外，系统设计人员还能受益于功耗较前代产品显著降低的优势，以及针对汽车电子控制单元（ECU）狭小空间设计特点的小尺寸封装优势。赛灵思公司汽车业务部总监Nick DiFiore 表示：“赛灵思XA Artix-7器件可满足汽车市场严苛的质量要求与可靠性标准，可实现具有功耗和系统集成优势的可扩展解决方案，从而提供**化的成本与系统级架构灵活性优势。对于需要进行**视频处理、复杂DSP运算或要求支持*新接口或网络标准的汽车应用而言，XA系列产品是非常好的选择。”XA Artix-7产品系列包括XA7A35T、XA7A50

一种采用PCI软核的轴角数据采集系统

高效能64位SoCFPGA问世大举进攻通信等市场

走系统融合路国产FPGA前路几何？

电子发烧友网讯：对于京微雅格而言，2013年注定是不平凡一年。期间京微雅格研发了具有**意义的新一代器件-华山系列。从器件的定义来看，你会发现京微雅格在系统融合领域作出了有益的探索，从嵌入革新的MCU核到全新研发的可编程逻辑，无不透露出为客户带来全新设计理念的气息。有鉴于此，在国际FPGA厂商不断蚕食中国市场的态势下，京微雅格——***家国产FPGA厂商的系统融合之路进展如何？未来将如何展开**布局与进攻？对此，京微雅格CEO刘明博士发表了自己的看法。京微雅格CEO刘明博士指出，将处理器加入FPGA-这个理念也不是新的理念了，但是怎么嵌入合适的处理器去迎合客户的设计需求，则需要供应商深度思考。系统融合：应对不同的市场变化需求刘明博士进一步阐述，京微雅格在研发芯片时考虑到处理器与逻辑的融合，不仅包括内嵌的革新性处理器总线的扩展，而且包括外设的互相调用。具有高度整合的系统解决芯片M7内嵌的革新性处理器经过了优化改进，单纯跟进工艺制程是不能完全贴近客户需求的。当然我们会在*佳的工艺制程与芯片特性方面取得平衡，以期取得*佳性价比。FPGA市场有一大特点：采用新技术与成本方面存在着平衡与妥协。具

利用PCI局部总线实现BIadeServer的数据交换

新一代机架式服务器Blade Server（刀片服务器），应用iSCSI协议，通过TCP/IP实现网络存储，利用Intemet，可将SCSI数据包传到地球上的任何地方。笔者着眼于刀片服务器的内部构架和整体方案的介绍，主要论述了基于FPGA的刀片与主板之间PCI数据交换的具体实现方法。1 刀片服务器系统构架刀片服务器是一种HAHD（High Availability High Density，高可用高密度）的低成本服务器平台，是专门为特殊应用行业和高密度计算机环境设计的。每一块刀片均由“系统服务器主板+控制板”组成，可以远程启动Windows NT/2000、Linux、Solaris等操作系统。类似于独立的服务器，每块刀片可以没有独立硬盘来存储数据，而是多个刀片共享一个Raid磁盘阵列。在该模式下，每个刀片运行自己的系统，服务于用户指定的不同用户群，相互之间没有关联，不过也可以通过系统软件将这些刀片集合成一个服务器集群，在集群模式下，所有的刀片连接起来提供高速网络环境，实现资源共享，为相同的用户群服务。用户若需提高整体性能，只需在集群中插入新的刀片即可。刀片可热插拔，替换便捷，且维护时

莱迪思将演示USB3和HMI解决方案并发表MIPI接口的报告

报告针对显示应用的设计挑战提出了解决方案：代理商艾睿（Arrow Electronics）和富昌电子（Future Electronics）将展出莱迪思的*新产品。美国俄勒冈州希尔斯波罗市 — 2014 年 2月 17日—莱迪思半导体公司（NASDAQ: LSCC）将在2月25日至27日于德国纽伦堡举办的国际嵌入式系统展览会（Embedded World Exhibition and Conference）上演示新的USB3和人机界面（HMI）解决方案，并将讨论嵌入式设计师如何使用低功耗、低成本FPGA（现场可编程门阵列）克服实现MIPI接口时面临的挑战。片上HMI（HOC）是完全基于莱迪思FPGA的单芯片HMI参考设计，展示了基于触摸屏的HMI解决方案。该解决方案灵活、可扩展，可使用莱迪思产品系列中的MachXO2™ 、MachXO3™或LatticeECP3™ FPGA器件实现。“此方案*大的好处是带来了可扩展性、**的图像、快速的反应时间和HMI设计的简便性，”莱迪思的战略营销和业务发展经理Kambiz Khalilian阐述道。“不同于基于微控制器的解决方案，莱迪思的HMI解决

中兴通讯授予Xilinx“2013年度全球*佳合作伙伴奖”

　　赛灵思在技术**以及在成本、质量、支持与交付方面的**表现获得了中兴通讯的*高荣誉2014年1月9日，中国北京 - All Programmable 技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布全球**的通信网络公司中兴通讯股份有限公司（中兴通讯，00763，ZTE）授予其“2013年度全球*佳合作伙伴奖”，表彰赛灵思公司2013年一年中在技术支持、质量和交付工作上所拥有的出色表现。中兴通讯近期在深圳举行的“2014年中兴供应商大会”上，向赛灵思颁发了此项*高荣誉大奖。中兴通讯供应商大会是对其全球供应商致力于实现*高客户满意度工作的年度答谢活动， 致力于通过一系列的奖项表彰供应商们对其2013年成功所做出的**贡献，充分肯定供应商在中兴进一步巩固其通信设备网络产业领域全球**者和技术**者前三强地位所起的关键作用。中兴通讯战略供应商管理总监Leslie Zhong表示：“在我们日常的设计工作中， 赛灵思公司一直向我们的全球工程设计团队提供着出色的技术支持和技术服务。他们的努力， 为中兴通讯在高度竞争的电信网络市场上取得成功发挥了

提高FPGA处理总线性能的RapidIO节点设计

1 引言在传统的嵌入式多处理器系统中，处理器之间的互连是通过分时共享总线来实现的，所有通信争用总线带宽，由此就造成处理器越多，每个处理器可用带宽就越少， 从而带来严重的系统信息传输能力瓶颈。并且总线具有大量的引脚数目，带来了一定的电气特性和机械特性等问题，使得信号频率以及信号可传输距离都受到很大程度的制约。RapidIO总线技术是一种基于高性能包交换的互连技术，具有极低的延迟（纳秒级）和高带宽。RapidIO总线技术的提出 消除了带宽这个瓶颈问题，成功解决了处理器集成芯片之间和线路板之间互连问题。目前RapidIO已经成为**的一个系统内串行互连协议标准，世界各大半导体公司都陆续推出了基于RapidIO技术的相关产品，基于RapidIO通信体系架构技术的系统已在电信、国防、医疗等行业大量使用。当前在一个高速嵌入式多处理器系统内一般由PPC、DSP和FPGA等处理器构成。本文对FPGA的RapidIO节点设计进行了功能测试和验证。2 RapidIO 技术概述RapidIO可提供10Gbps以上的带宽（RapidIO 2.0规范可提供100Gbps带宽），其所有的协议都是由硬件实现的，与软

双MicroBlaze软核处理器的SOPC系统设计

引言随着时代的发展，单核片上可编程系统SOPC(Systern On a Programmable Chip)解决复杂问题的能力与处理速度已很难满足用户的需求，面向多处理器SOPC系统的设计成为片上系统发展的必然趋势。具有高密度、大容量逻辑的FPGA(Field Programmable Gate Array)的出现使得高性能片上多处理器的设计成为现实。目前，片上多核系统的设计已有一定发展，但在处理器间通信和中断方面仍需进一步的研究。本文在处理器间通信和中断控制方面进行了深入的研究。MicroBlaze是一个被优化过的可以在Xilinx公司FPGA中运行的软核处理器，可以和其他外设IP核一起完成可编程系统芯片的设计。它具有运行速度快、占用资源少、可配置性强等优点，广泛应用于通信、**消费市场等领域。MicroBlaze处理器采用RISC(ReducedInstruction Set Computer)指令集结构和哈佛存储结构，指令、数据总线位宽均为32位。本文MicroBlaze处理器采用面积优化，流水线分为3级，即取指、译码和执行，减少了硬件开销。1 系统设计1．1 双MicroBl

可编程器件在以太网集线器中的应用

1 引言随着以太网技术的发展和成熟，应用范围日益广泛。以太网的互联技术也从早期采用专用同轴电缆的总线式网络发展到现在的多层交换机方式。传输和交换的效率和可靠性大为提高。在普通的商用网络中由于交换机性能高，扩展性强等优势，逐渐成为了以太网互联的主流技术，而集线器技术已经基本不再使用，逐渐淡出市场。但是在某些特殊的应用场合需要使用一些特殊的技术，比如网络**方面的数据监测、攻击检测、防范等。网络系统往往需要将每一个网络端口的数据进行收集和分析，如果使用交换机来完成，需要交换机具有特殊的端口监视能力，势必导致交换及设计复杂，使用成本高昂。如果使用集线器技术，虽然传输交换的效率会低一些，但是要实现监测和数据收集将变得很容易。另外，集线器还有传输延时小、响应速度快等特点，对于要求实时性能的系统而言也是一种优势。目前通用的集线器已基本停产，元器件厂商也停止开发有关元器件，因此有必要采用其它方式来实现集线器的功能。本文介绍一种用可编程器件FPGA实现集线器的原理和方法。2 集线器工作原理集线器（Hub）工作于IS0（国际标准化组织）的OSI（开放系统互联）七层模型中的物理层，其实质是一个多端口的中继

基于SPIFLASH的FPGA多重配置

基于TBUF总线宏的FPGA可视化设计

引 言FPGA动态局部可重构技术是指允许可重构的器件或系统的一部分进行重新配置，配置过程中其余部分的工作不受影响。动态局部可重构缩短了重构的时间，减少了系统重构的开销，提高了系统的运行效率。局部动态可重构技术中通常将系统划分为固定模块和可重构模块。可重构模块与其他模块之间的通信（包括可重构模块和固定模块之间、可重构模块和可重构模块之间）都是由总线宏实现的。动态可重构技术在FPGA中的实现是Xilinx公司首先提出的，并且提供了相应的开发工具和开发流程。他们从Virtex系列器件开始支持动态可重构技术，同时他们提供了现成的总线宏文件给动态可重构系统***使用，但是它们提供的总线宏设计与软件版本的兼容性很差。Xilinx提供的总线宏可能因为软件版本的问题会无法正常使用，所以用户需要借助正在使用的版本软件设计总线宏，以实现FPGA动态局部可重构设计。在研究总线宏的结构基础上，采用FPGA Editor可视化的方法设计基于TBUF的总线宏，并通过FP-GA动态可重构实验验证了该方法的正确性。1 基于TBUF的总线宏结构在不同系列的Xilinx FPGA器件中，使用不同的总线宏来实现动态局部可重

基于PCI总线的1553B总线接口卡设计

在航电系统的研制初期，通常要先在地面以微型计算机为基础做各种仿真实验。这使得用于各仿真系统的接口板的研制和革新工作便同时成为航电系统发展的一个重点。接口板的主要任务是实现航电系统的数据总线与PC机的数据总线之间的通信功能，这使PC机可以模拟航电系统数据总线上所挂接的实际子系统。PCI（Peripheral Component Interconnect）总线，即外围部件互连总线，是一种先进的高性能32／64位地址数据复用局部总线，可同时支持多组外围设备。PCI局部总线不受制于处理器，为中央处理器及调整外围设备提供一座桥梁，更可作为总线之间的交通指挥员，提高数据吞吐量，具有支持线性突发传输、极小的存取延误、���用总线主控和同步操作、兼容性强等优点。本文设计了一种基于PCI总线的接口板，其服务对象是MIL-STD-1553B总线，并编写其在Windows下的驱动程序。1 1553B总线协议MIL-STD-1553B是一个关于数据总线电器特性和协议规范的**标准，这个标准规定了飞机内部数字式的命令／响应时分制多路数据总线的技术要求，也规定了多路数据总线的操作方式和总线上的信息流的格式以及电气要求

基于FPGA的采集卡的图像增强算法应用研究

**者赛灵思：为FPGA带来新价值

Xilinx是全球**的可编程逻辑完整解决方案的供应商。Xilinx研发、制造并销售范围广泛的**集成电路、软件设计工具以及作为预定义系统级功能的IP，其产品超越了硬件进入软件，超越了数字进入模拟，超越了单芯片进入了3D 堆叠芯片。2013年新推出的UltraScale架构是业界**在All Programmable架构中应用*先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。此同时，Xilinx将业界*大容量器件容量翻番，达到440万个逻辑单元，密度优势**竞争对手整整一代。2014年Xilinx即将采用台积电16纳米鳍式场效电晶体（FinFET）制程，生产首批现场系统单晶片可编程闸阵列（SoC FPGA）。对于Xilinx的后市发展电子发烧友网专访了赛灵思公司全球**副总裁、亚太区执行总裁汤立人 （Vincent Tong）先生，以下是采访实录。赛灵思公司全球**副总裁、亚太区执行总裁汤立人 （Vincent Tong）1. 请您从技术**和市场拓展的角度对2013年赛灵思在PLD行业的表现进

嵌入式雷达技术提高汽车主动**性

基于PLD和串行总线扩展系统控制功能

在进行复杂系统的架构开发时，架构师和设计师很少对设计的系统控制方面予以重视。*好的情况是，系统控制在整个系统的设计考虑中排**位。而*坏的情况是直接被遗忘，直到设计后期，板上只有很小的空间能实现系统控制功能，也不可能再有时间来重新进行架构设计。过去，设计师常常会使用一些方法来解决这些问题：请软件设计师想办法在软件中实现某些控制功能;在电路板上四处增加小的PLD，因为受到电路板空间限制而不得不忍受布局布线的不便和拥挤;或者，以时间进度为由，牺牲某些功能。这些方法听起来都不怎么样。我们需要一种方法，*大限度地减少电路板的面积和布线，同时减少微处理器的使用并且实现所需的功能。CPLD和小型FPGA往往是这种情况下的**解决方案。使用CPLD和FPGA，设计人员可以不再需要集中监测和控制，而更多的采用本地化控制和分配。创建一条通信路径，尽可能地减少中央处理器和分布的PLD之间的连接，将会是一个*接近理想的解决方案。幸运的是，串行外设接口（SPI）标准和内部集成电路（I2C）标准就是理想的低开销的通信路径，他们*初分别由Motorola公司和Phillips公司开发。这两个标准并非设计用于提供大

融合数模优势美高森美谈制胜之道

　　电子发烧友网讯：从某种程度上来说，Actel被美高森美（Microsemi）收购并不是为FPGA市场的竞争格局做了一个减法，恰恰相反，这种互补性（模拟厂商和数字厂商互为补充）的收购已经成功将FPGA市场带入了****的竞争态势。在FPGA领域，美高森美以一种全新的姿态重新登上FPGA市场的战舰。Microsemi公司SoC产品市场副总裁Paul Ekas接受电子发烧友网小编专访，跟我们分享美高森美而言的差异化优势、市场表现以及未来的制敌之道。 注：Microsemi是**的高性能模拟和混合信号集成电路与高可靠性半导体和射频子系统制造商，Actel是是低功耗、耐辐射混合信号FPGA的**供应商。Paul Ekas强调，美高森美一直坚守自身的差异性优势：**性、可靠性和低功耗，在通讯、工业领域中我们以良好的定位来达到显着增长；而在国防和航空领域中我们正努力使基础更为扎实。在需要可靠性、低功耗和**性的工业、医疗和汽车电子市场中，美高森美的*新产品具有强大的差异性。相比其他FPGA厂商，美高森美有哪些差异化优势？针对更广泛的FPGA市场，美高森美已经扩展了其在低功率、可靠性和**性方面的

Altera荣获中兴通讯公司的*佳技术支持奖

　　2014年1月7号，北京——Altera公司（NASDAQ： ALTR）今天宣布，荣获前沿电信公司中兴通讯的*佳技术支持奖。中兴通讯是一家**的电信公司，在*近的中国深圳中兴通讯年度供应商日上颁发了这一奖项给Altera。中兴通讯举办这项一年一度的盛事旨在表彰其供应商在支持公司的地位不断增长并成为全球电信设备和网络业界**的**者之一中所起到的关键作用。中兴通讯副总裁曾昭翔评论说：“中兴通讯和Altera一直以来长期合作，我们采用了Altera基于Altera 28 nm系列产品的解决方案及其电源方案，其技术支持使我们能够帮助客户实现*好的结果。Altera是我们的战略合作供应商，2013年，公司为中兴通讯提供了非常好的技术支持。”中兴通讯在销售给世界上*大的电信服务供应商的无线、固网和云计算产品中采用了包括FPGA、CPLD和Altera电源产品在内的Altera技术。Altera通信和广播业务部**副总裁兼总经理Scott Bibaud表示：“紧随通信行业需求的快速变化，Altera在FPGA技术上与中兴通讯密切合作，支持他们交付业界**的**通信解决方案。Altera非常荣幸

基于FPGA的速率自适应图像抽取算法

基于FPGA的可复用SPI接口设计

　　1、引言 长期以来，外围设备与主机CPU速度之间的不匹配始终困扰着人们，影响了计算机系统更迅速的发展。随着计算机处理能力及存储规模的迅速增长，这个问题表现得更加突出。虽然已经采取了各种软、硬件的方法，不断地改善着CPU与I/O设备之间的接口性能。然而，在许多应用中接口问题依然是制约系统性能的瓶颈。对于特定的设计，设计者面对纷繁芜杂的接口标准，一般根据系统所需的成本及功能选择合适的标准产品，这可能导致接口标准冲突和引起互用性问题；或许重新选择与接口兼容的标准器件，但又可能会 造成不满足功能需要或成本要求等。FPGA技术的迅速发展使得接口问题有了好的解决方案。例如，现有的高性能接口IP及高速物理I/O的 FPGA，可满足10Gb/s以上的通信系统的要求；而且用FPGA解决接口不兼容器件间的通信问题。因此本文 将提出一种新的基于FPGA 的SPI 接口设计方法。SPI（Serial Peripheral Interface）串行外设接口总线［1］是一种同步全双工串行通信接口总线。由于其连线简单使用方便，故得到广泛应用。在实际开发应用中，若主控制器无SPI接口或需要与多个具有SPI接口的外

基于Virtex-6FPGA的双缓冲模式PCIe总线设计方案和实现

近年来软件无线电（SDR）得到了飞速的发展，在很多领域已显示出其优越性。本文的项目背景是通过软件无线电方式实现数字音频广播（DAB）的基带信号处理，这要求软件无线电平台具有高速实时数字信号处理与传输能力。高速可编程逻辑器件（FPGA）和丰富的IP核提供了能高效实现软件无线电技术的理想平台。1 PCIE总线方案论证PCIE是第3代I/O总线互联技术，如今已成为个人电脑和工业设备中主要的标准互联总线。与传统的并行PCI总线相比，PCIE采用串行总线点对点连接，具有更高的传输速率和可扩展性。例如本文采用的8通道1代PCIE 2.0硬核的理论传输速率是4 GB/s，其总线位宽亦可根据需求选择×1、×2、×4和×8通道。与其他的串行接口（如RapidIO和Hypertransport）相比，PCIE具有更好的性能和更高的灵活性。1.1 PCIE总线实现方式目前，PCI Express总线的实现方式主要有两种：基于专用接口芯片ASIC和基于IP核的可编程逻辑器件FPGA方案。前者通常采用ASIC+FPGA/DSP 的组合方式，专用PCIE接口芯片（如PEX8311）避免用户过多地接触PCIE协议，

基于NiosII的低码率实时H．264视频编码器

　   引 言 H．264标准作为新一代视频编码标准，是面向多比特率的视频编码标准，也称JVT／AVC标准，既可用于高码率的HDTV和数字存储系统，也可用于低码率的实时通信系统。在相同的图像质量情况下，H．264比H．263和MPEG一4可以节省20％～50％的码率。就其基本档次而言，编码器的复杂度是H．263的10倍左右。H．264良好的网络亲和性和优异的压缩性能使其成为视频应用的**，但其巨大的运算量成为许多应用的瓶颈。笔者基于NiosII设计了一种低码率实时应用的编码系统。该系统充分利用FPGA的并行设计结构，对视频数据采用高压缩比的H．264标准编码，能很好地满足低码率实时编码的要求。 1 H．264编码系统结构设计 根据H．264／AVC编码器原理及结构，同时考虑到现有硬件资源的限制以及该设计的应用需求，设计了图1所示的H．264／AVC编码系统结构。 摄像头摄入的视频图像首先经过视频采集模块处理，并将当前帧的图像数据存入SRAM。然后，以宏块MB(macroblock)为单元，从SRAM中读取原始图像，并根据MB所在图像帧内的位置，读取重建帧中的参考像素进行帧内预测，并将预

FPGA厂商与晶圆代工者无路可退！

Xilinx（赛灵思）与Altera在先进制程之间的激战，在Xilinx宣布新一代架构Ultrascale的FPGA产品以台积电的20奈米导入量产后，其战况开始产生了微妙的变化。很明显的，扣除ARM两边阵营都讨好外，Altera选择了英特尔作为代工伙伴，Xilinx则是选择了台积电，从双方近期所宣布的公开讯息来看，可以确定的是，双方都投入相当惊人的研发资源与资金，像是16奈米FinFET或是14奈米三闸极电晶体都是极为先进的制程，一旦出现致命失误，原本既有的市场态势就有可能完全瓦解，落后的一方会立即超前，若要扳回一成，必须要等到下一世代的市场进入萌芽期才有机会一举超前。附图 ： 当Xilinx与台积电只使用单一制程来进行量产时，这也意味着该技术势必要能够量产，并达到一定的表现才行。Xilinx全球**副总裁暨亚太区总裁汤立人就曾经指出，Xilinx曾在某一制程节点出现失误，以致于在市场竞争时居于劣势。的确，英特尔与众多晶圆代工业者相较，其制程的确相对**许多，但过去一直使用在自家的处理器上，鲜少用作他途。如今为了维持企业成长动能，英特尔采取行动开始抢食晶圆代工大饼，这也多少迫使了晶圆代

如何在FPGA内实现*佳化车用MCU设计方案？

基于CPCI总线的脉冲信号检测系统设计

雷达信号处理：FPGA还是GPU?

FPGA和CPU一直是雷达信号处理不可分割的组成部分。传统上FPGA用于前端处理，CPU用于后端处理。随着雷达系统的处理能力越来越强，越来越复杂，对信息处理的需求也急剧增长。为此，FPGA不断在提高处理能力和吞吐量，CPU也在发展以满足下一代雷达的信号处理性能需求。这种努力发展的趋势导致越来越多的使用CPU加速器，如图形处理单元（GPU）等，以支持较重的处理负载。本文对比了FPGA和GPU浮点性能和设计流程。*近几年，GPU已经不仅能完成图形处理功能，而且成为强大的浮点处理平台，被称之为GP-GPU，具有很高的峰值FLOP指标。FPGA传统上用于定点数字信号处理器（DSP），而现在足以竞争完成浮点处理功能，也成为后端雷达处理加速功能的有力竞争者。在FPGA前端，40 nm和28 nm均报道了很多可验证的浮点基准测试结果。Altera的下一代高性能FPGA将采用Intel的14 nm三栅极技术，性能至少达到5 TFLOP。使用这种先进的半导体工艺，性能可实现100 GFLOPs/W。而且，Altera FPGA现在支持OpenCL，这是GPU使用的一款**的编程语言。峰值GFLOPS指标

基于嵌入式Linux和FPGA的千兆网数据传输的实现

引言中国散裂中子源实验的简图如图1所示，其原理是把中子束打在被测样品(例如新药品或机翼材料)上，探测被反射的中子位置就能计算出样品的内部结构图像，其特点如下： A/D采集通道多，每个通道的数据带宽高，且需要把现场采集的数据传到远程服务器上。因此，要求数据传输模块既要成本低、微型化、具备网络功能，也要数据带宽高。图1 中国散裂中子源实验简图单片机或ARM具有微型化、低成本的特点，但数据带宽和灵活性不满足本项目;工控计算机数据处理能力强，有网络接口，但是体积过大，成本高;传统高能物理实验采用的VME系统也因体积大、数据带宽有限而不适合用在中国散裂中子源实验上。FPGA有很高的性能，而且内部还集成PowerPC处理器、千兆网MAC等硬核资源，这使得在一块FPGA上就能构建一个完整的片上系统，使整个系统体积可以做的很小。在FPG**内PowerPC硬核上移植嵌入式linux操作系统，用软件来实现网络传输协议可以解决用FPGA硬件描述语言实现TCP/IP协议难度大的问题。FPGA的高性能、高可靠性和Linux的灵活性**结合在一个片内，能较好地满足本项目的需求。1 系统的总体构成及层次本系统可以

智能自动化正在制造和服务业加速普及

受惠图形化介面开发工具和可重设输入输出(RIO)软硬体方案日益精进，智能自动化平台整合摄影机、马达及感测器的设计挑战已迎刃而解，因而激励愈来愈多制造与服务业者开始扩大导入，以提升产值、强化竞争力并解决人力短缺问题。 美商国家仪器行销经理郭皇志表示，智能自动化正在制造和服务业加速普及。 美商国家仪器(NI)行销经理郭皇志表示，过去制造与服务业厂商建置搭载机械手臂在内的智能自动化平台时，须整合摄影机、马达及感测器，以及藉由高阶C++程式语言分别开发出三大关键元件的演算法，导致设计的复杂度高；现今，已可借助该公司LabVIEW及RIO软硬体方案，大大简化智能自动化平台的设计。 美商国家仪器RIO系由输入输出(I/O)、现场可编程闸阵列(FPGA)及中央处理器(CPU)组成，其可控制摄影机、马达及感测器，且可透过LabVIEW编程和控制，因此日后制造与服务业者仅须藉由LabVIEW与RIO即可建置智能自动化平台，毋须采用复杂的C++程式语言开发摄影机、马达及感测器演算法，有助于降低智能自动化平台的设计门槛。 郭皇志指出，智能自动化平台将朝更智慧化方向演进，因此配备的FPGA、CPU及感测器数量

NILabVIEWRIO架构新增即插即用USB

基于FPGA的MPEG-2复用器中FIFO的一种设计方案

      近几年基于MPEC-2的DVB普通数字电视在美国、南美、亚洲、大洋洲和非洲通过卫星进行广播。基于MPEG-2／DVB的多路节目复用器是数字电视传输系统的关键设备之一，因此，它的研发显得尤为重要。目前，复用器的设计方案主要基于DSP(数字信号处理器)的实现技术，这种设计方法在理论上也能实现对传送流的复用，考虑到实现复用器诸多高速、复杂的逻辑功能，同时，FPGA(现场可编程门阵列)理论上可以无限次地重新配置，这样在一定程度上为系统的升级或局部功能的改进留下了余地。所以，从今后专用芯片的设计和开发的角度来讲，基于FPGA的设计无疑是*佳的选择。本文提出了一套基于FPGA的复用器输入部分的设计方案。1 复用器组成整个传送流的复用器分为复用预处理、输入和复用3部分。预处理部分是对多路传送流的PSI(节目特殊信息)提取并修改，重新生成新的PSI表的过程；输入部分是给各路经预处理的不同速率的传送流提供缓存，并将半满信号发送给后续的复用模块；复用部分是将n路传送流复合成一路传送流的过程，控制对各路传送流进行选择性发送，适时插入空包和其他业务信息。复用器的数据缓存包括输入FIFO和输出FIF

**30年，从Altera那里学到什么？

FPGA在汽车娱乐电子应用中的参考设计

汽车娱乐电子推动了功能和容量的快速发展，促使设计人员在性能、成本和灵活性上做出综合考虑。与其他汽车电子领域不同，多媒体图形应用高度可视化，其需求多变，在许多情况下甚至还没有建立标准。汽车设计人员需要一个能够提供*灵活、性能*佳而成本可控的解决方案。可编程逻辑，特别是现场可编程门阵列（FPGA）便是这样的解决方案。 以前，专用集成电路（ASIC）能够为制造商提供成本效益较好的芯片方案，因此，汽车图形应用在半导体方面一般选用ASIC。但是，ASIC开发成本不断攀升，降低批量价格、快速面市的要求以及功能复杂性的提高可能会预示着汽车市场中ASIC统治时代的结束。**汽车供应商正在寻找一种*具成本效益的设计平台，其强大的功能和灵活性能够满足越来越复杂的汽车数字系统的需求。 专用标准产品（ASSP）在汽车和消费类市场上是ASIC的一种替代方案。这类产品的主要优势在于低成本。但是，ASSP具有隐含的成本，如寻找各种功能都合适的ASSP，而不必添加外部逻辑、软件以及其他ASIC或者ASSP。而且，随着需求的不断变化，在设计早期可能需要ASSP，设计一旦投产之后，便不再采用ASSP。 FPGA能够显著缩

美高森美宣布业界*低功率SmartFusion2SoCFPGA和IGLOO2FPGA获得PCIExpress2.0SIG认证

恩智浦助推本土COG**设计

　　恩智浦COG有奖**体验方案设计大赛圆满落幕2013年12月17日，中国 上海——由恩智浦半导体主办的Chip-on-Glass（覆晶玻璃，以下简称 “COG”）型液晶模块**体验方案设计大赛今日落下帷幕。在历时半年多层层筛选、综合评估了众多参赛方案后， 10名选手*终脱颖而出，其中包括朱正晶设计的“基于恩智浦PCA8538的直流电机PID速度调试系统”、高广设计的“基于恩智浦 PCA8538 COG模块的PCR电阻检测系统”等。本次大赛是由恩智浦半导体与爱板网联合举办，获奖选手都将获得了由恩智浦提供的奖励开发基金。相对于传统的SMD表面贴装器件液晶驱动方案， COG的系统设计更为简单、 显示系统的升级更方便，具有成本优势，自动化生产率更高，并且更加适合于大规模的生产。1 作为全球业界**的半导体制造商，恩智浦在全球LCD COG封装领域，拥有25年以上市场经验，为众多**液晶模块生产商提供COG液晶驱动器设计已逾10年。在中国，恩智浦也因其**的业界技术和丰富的国际经验受到众多本土企业的一致好评。为了更好地推动中国COG型液晶模块应用设计领域的发展以及专业人才的培养，恩智浦举办了

揭秘“玉兔”身上的高科技装备

12月14日晚，嫦娥三号探测器带着“玉兔号”月球车翩然落月，让流传千年的美丽神话成为现实。 接下来，“玉兔”将离开“嫦娥”的怀抱，探索这片神奇的土地。 据悉，为让它能在月球健康生活、圆满完成任务，中国航天科技人员考虑得细致入微，并给它配备了各种高科技装备。 密封圈帮“玉兔”抵御月尘 阿波罗号宇航员登月后回忆说，飞船着陆的一刹那，四周扬起的月尘使他惊呆了。 由于月球上没有风，且重力只有地球的六分之一，月尘扬起来后会长时间悬浮在半空中。这让科技人员不禁担忧：“玉兔”在月面行动，会带起多大的扬尘?对它的“健康”会造成多大影响? 为此，航天科技集团总环部模拟月尘项目组通过技术攻关，对真空环境下月球车三种花纹车轮的临界起尘点、转速与起尘高度的试验规律、扬尘颗粒的速度矢量、扬尘颗粒的尺寸范围、扬尘颗粒的运动轨迹和范围等开展了研究。通过计算修正，**在国内得出月面条件下三维车轮扬尘参数，为后续探月工程月球车扬尘问题提供了重要参考。 研究发现，这些直径小于1毫米的月尘，破坏力不容小视。尤其是侵蚀到月球车的活动部件，将造成部件的异常磨损，降低其使用寿命。防尘密封圈因此成为“玉兔”正常工作的必要保障。 该