串行和并行接口SRAM对比，谁会是未来主流？

外置SRAM通常配有一个并行接口。考虑到大多数基于SRAM的应用的存储器要求，选择并行接口并不令人惊讶。对于已经（和仍在）使用SRAM的高性能（主要是缓存）应用而言，与串行接口相比，并行接口拥有明显优势。但这种情况似乎即将改变。尽管能够提供高于串行接口的性能，但并行接口也有劣势。其中*明显的是，无论是从电路板空间还是从引脚数要求的角度而言，并行接口的尺寸都远远大于串行接口。例如，一个简单的4Mb SRAM*多可能需要43个引脚才能与一个控制器相连。在使用一个4Mb SRAM时，我们的要求可能如下：A. *多存储256K的16位字B. *多存储512K的8位字对于“A”，我们需要使用18个引脚来选择一个地址（因为存在2^18种可能），并另需使用16个引脚来进行实际上的数据输入/输出。除了这34个引脚之外，使能我们还需要更多连接来实现使能芯片、使能使能输出、使能使能写入等功能。对于“B”，我们需要的引脚相对较少：19个引脚用于选择地址，8个用于输入/输入。但开销（使能芯片、使能写入等）保持不变。对于一个容纳这些引脚的封装而言，仅从面积的角度而言，其尺寸已经很大。一旦地址被选择后，一个字（或

FPGA电源设计的几个基本步骤

现场可编程门阵列（FPGA）被发现在众多的原型和低到中等批量产品的心脏。 FPGA的主要优点是在开发过程中的灵活性，简单的升级路径，更快地将产品推向市场，并且成本相对较低。一个主要缺点是复杂，用FPGA往往结合了先进的系统级芯片（SoC）。这种复杂性使得电源上的苛刻要求。为了应对这些挑战，电源需要几个输出和开关稳压器的效率和线性稳压器的清洁电力的组合。计算系统电源供电的FPGA看起来像一个完整的系统供电。电源设计工程师面临的3到15的电压轨供给（有时甚至更多）的挑战;而这仅仅是开始。 FPGA是通常制造的使用需要低核心电压的*新晶片制造技术，但是电源也必须供电多个导轨特种块和电路，提供多个电压电平，对于高功率模块供给额外的电流，和满足噪声敏感元件的要求。只是为了让事情变得更加复杂，甚至FPGA的同一制造商可以差别很大，使其成为重要的是，工程师选择每个芯片的*佳电源。这样的选择取决于多种因素，诸如电压和功率需求为每个导轨，导轨‘排序要求，以及系统的电源管理的需要。在设计一个FPGA电源的**步骤是确定各个电压轨和他们的要求。 FPGA供应商通常会提供一个“销单”，用于指定每个供电引脚连接

如何准确测量CAN节点的Busoff恢复时间

Type-C时代，大厂纷纷跟进USB再也不简单了

包括Cypress、TI、NXP和Lattice 半导体在内的多家芯片厂商都在忙着推出 USB Type-C芯片。随着产品加速推出，USB Type-C芯片的稀缺时代很快即将过去。一些供应商就选择在本周旧金山的英特尔IDF论坛上发布他们的产品。很明显地，对于系统整机厂商来说，USB Type-C 的很多新的功能将会带来很多的亮点，但是对于消费者来说呢?分析师认为，现在看上去来有些早。而且，它们可能还会给消费者带来潜在的困惑。Type-C用在哪里?IHS的****分析师 Brian O’Rourke认为，USB Type-C用得*好的两个产品现还仍然还是苹果的12寸的MacBook(一个USB Type-C连接器)和谷歌的Chrome Pixel笔记本(有两个Type-C接口)。“其它的采用Type-C的产品有Nokia的N1平板电脑，LaCie的外置硬盘和一个SanDisk的 USB Type-C U盘。”USB Type-C应用Source: Lattice然而，USB Type-C终端产品的发展很快，并广泛应用。例如，在8月17日发布的华硕的新ZenPad S 8.0 Z580CA

USB Type-C接口新LOGO：再也不会乱了

初学FPGA， 怎么从硬件上理解？

先理解组合逻辑和时序逻辑，后面就好说了，这里先讲讲狭义的组合逻辑和时序逻辑，时序逻辑一般指的是D触发器，组合逻辑指的是：与门 或门 非门，比较器，选择器，编码器，译码器，加法器，当然还有两类比较特殊的就是三态门和RAM，时序逻辑D触发器需要时钟来驱动的，也就是必须要有时钟才会 动作，而组合逻辑不需要时钟驱动，在时序图上的表现就是时序逻辑的输出比输入晚一个时钟周期，而组合逻辑输入和输出都是在同一个时钟周期，所有的数字电路 都是由组合逻辑和时序逻辑构成，大到CPU，小到电子表芯片，然后我们看看上面的组合逻辑和时序逻辑怎么来用硬件描述语言来描述。1：与门assign c = a&b；always@（*）c=a&b2：或门assign c = a|b；always@（*）c=a|b3：非门assign c = ~a；always@（*）c=~a4：比较器assign c = （a》=b）？1‘b1:1’b0；always@（*）if（a》=b）c=1‘b1;elsec=1’b0;5：选择器assign c = （a》=b）？d:e；always@（*）if（a》=b）c=d；elsec=e;6

智能家居布线方法知多少

家庭智能布线一般有以下五种方式：1、星型连接 2、总线连接 3、电力线载波连接 4、红外连接（IR） 5、无线（RF）连接一、从稳定性角度，星型连接*稳定可靠，总线连接次之，电力线载波连接再次之、红外连接（IR）再次之、无线（RF）连接*差。传统的安防系统都是采用星型连接方式，因此也是*可靠的。总线连接虽然也需要布线，但在点数较多时，数量上比星型的连接要少，其可靠行一般可以接受。电力线载波与无线连接存在类似的问题，主要是相邻的家庭之间的干扰问题，从技术角度电力线载波可以采用隔离等技术来解决互相之间的干扰问题，无线方式要低成本地解决互相之间的干扰相对困难，一般只有采用跳频技术才可以真正解决，再加上无线还有供电问题，因此无线在家庭智能中应是一种次选方案，尤其是安防系统。二、从市场角度来看问题。家庭智能有三块市场：新建的住宅小区市场、个人家装市场、旧房改造市场。新建住宅区一般以小区为单位，要求联网报警、信息互动。小区在建设中实现智能化对布线的要求不应以布线是否复杂为首要，而以可靠性为**要求。一个小区整个实现智能化，哪怕是有一个问题，都是乘以户数的问题总量。在小区中实现家庭智能一般不宜实现得

菲尼克斯继电器系统

Mentor Graphics宣布推出旨在提升测试平台效率的EZ-VIP包

俄勒冈州威尔逊维尔，2015 年 6 月 2 日 - Mentor Graphics公司（纳斯达克代码：MENT）今天宣布即时推出 EZ-VIP 效率包。该效率包面向使用 Questa® Verification IP （QVIP） 的 ASIC 和 FPGA 验证团队，可将创建、实例化、配置和连接 QVIP 测试平台的时间缩短 5 倍以上，从而显著提高效率。这就意味着，验证团队可以将更多的时间花在 QVIP 上，以验证他们的设计在功能上是否正确。EZ-VIP 包由 QVIP 配置软件、一个 VIP 调通服务包和一个全新的 EZ-VIPFPGA 组成。其中，QVIP配置软件可针对 QVIP 库中的所有协议（包括 PCIe、AMBA、USB、以太网、MIPI 和内存协议）创建、实例化和配置 UVM 测试平台，这样可以避免手动编写这些测试平台时所造成的耗时且容易出错的概率。在许多验证项目中，要先创建一个复杂的端到端 UVM 验证基础架构，才能编写单个测试。此调通服务包充分利用了 Mentor® 协议的专业知识和经验，从而让项目团队可以从已经工作的、已连接的端到端工作测试平台开始。也就是说，

工程师须知：FPGA 的演进、优势、设计、改进

FPGA - 数字经济时代的基石科技在近20年里发生了翻天覆地的变化，背后的推动主要来自于半导体技术的飞速发展，其中*大的**是天才的人们通过模数变换，把自然界的一切模拟量变换到数字域，在数字域里用我们5千年来练就的功力 - 数学来描述并处理模拟的世界，在数字逻辑的基础上人们又发明了基于指令的计算、数字信号处理等技术，于是有了我们今天的压缩视频、数字通信、无线网络、互联网等等，可以说“数字”是当今半导体科技的主旋律，我们正处于一个“数字时代”，正如本年度的CES也把主旋律定义成了“数字经济”。从事电子技术的同仁们都知道，数字逻辑的基本单元就是“门”，由众多的“门”构成各式各样无论多么复杂的逻辑功能。FPGA - “现场可编程”“门阵列”，也就成了数字领域的“乐高”，用它可以搭建出任意的作品。 ­FPGA的演进 ­让我先来回顾一下历史。1989年我**次接触到电路板的时候，上面密布着一系列的TTL、CMOS芯片，一颗14～20只管脚的芯片中一般只有4-6个简单的“门”，十几个芯片的大板子也就完成寻址、译码之类的功能，使用起来是非常的痛苦，如果要修改逻辑，只能用手术刀切割电路板并进行飞线。

基于SOPC技术的多通道实时温度采集系统

ARM与神经网络处理器通信方案的设计实现

　　引言人工神经网络在很多领域得到了很好的应用，尤其是具有分布存储、并行处理、自学习、自组织以及非线性映射等特点的网络应用更加广泛。嵌入式便携设备也越来越多地得到应用，多数是基于ARM内核及现场可编程门阵列FPGA的嵌入式应用。某人工神经网络的FPGA处理器能够对数据进行运算处理，为了实现集数据通信、操作控制和数据处理于一体的便携式神经网络处理器，需要设计一种基于嵌入式ARM内核及现场可编程门阵列FPGA的主从结构处理系统满足要求。1 人工神经网络处理器1.1 人工神经网络模型人工神经网络是基于模仿大脑功能而建立的一种信息处理系统。它实际上是由大量的、很简单的处理单元（或称神经元），通过广泛的互相连接而形成的复杂网络系统。*早的神经元模型是MP模型，由输入X、连接权值W和阈值θ、激活函数f和输出O组成，如图1所示。图1 人工神经元的MP模型神经元j的输出为：式中：netj是神经元j的净输入，xi是神经元j的输入，wij是神经元i到神经元j的权值，θj是神经元j的阈值，f（）是神经元净输入和输出之间的变换函数，称为激活函数。［1］后来的各种网络模型基本都由这几个因素构成，例如图2的三层B

结合FPGA与DSP的仿人假手控制系统设计

仿人假手作为肢残患者重获人手功能的主要对象，具有重大的社会需求。理想的假手应具有人手的仿生特征，主要体现在假手构造、控制方式与环境感知3个方面，但由于其有限的体积和复杂的传感器系统，对控制系统提出了更高的要求。现有的控制系统有外置式和内置式两种。外置式控制系统多用于研究型假手，如Cyber Hand，Tokyo Hand，Vanderbilt Hand等，这种控制系统主要用于算法、方案的验证，在残疾人应用上推广意义较小。内置式控制系统在研究型假手和商业型假手上均有应用，其中研究型假手控制系统，在环境感知和双向信息交互上投入大量研究，如Smart Hand，DARPA hand;而商业型假手控制系统虽然也有部分集成有外部传感器，但传感器系统简单，双向信息交互上也有较大欠缺，如i-Limb，BeBionic Hand.HIT IV代假手控制系统采用DSP作为主控芯片，集成有位置传感器和力矩传感器，可对肌电信号采样。但控制系统为一个整体，且体积较大，只适用于HIT IV代假手。DSP芯片在功能拓展上弱于FPGA，不利于二次开发。本文采用模块化设计方案，以FPGA作为核心芯片，运动控制、肌电信

Xilinx 28nm产品累计营收超10亿美元里程碑

　　2015年5月14日，中国北京 - All Programmable技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布其在28nm工艺节点上实现了重大里程碑——累计产品营收超过10亿美元，比此前任意工艺节点达到这个目标提前3个季度。除此之外，赛灵思自2012年28nm产品出货以来，在该工艺节点的市场份额现已累计达到65%。除了在2014年达成大约65%的28nm市场份额外，赛灵思更于刚刚过去的2015年3月当季超过了其28nm的营收目标，显示了持续发展的良好势头。赛灵思公司总裁兼CEO Moshe Gavrielov指出：“我为赛灵思28nm工艺节点所取得的成就深感自豪。对我们来说， 快速达到超过10亿美元的累计销售额以及65%的细分市场份额仅仅是个开始而已。随着赛灵思在FPGA单位功耗性价比、SoC、3D IC及新一代设计工具的持续突破，我相信28nm工艺节点将比此前各代工艺节点技术拥有更长的使用寿命，并能满足*广泛的市场需求，带来*高系统价值。同时，我也非常高兴赛灵思在20nm和16nm工艺节点加上*新发布的SDx软件定义开发环境

FPGA的系统架构组成和器件互联问题

通常来讲，“一个好汉三个帮”，一个完整的嵌入式系统中由单独一个FPGA使用的情况较少。通常由多个器件组合完成，例如由一个FPGA+CPU来构成。通常为一个FPGA+ARM，ARM负责软件配置管理，界面输入外设操作等操作，FPGA负责大数据量运算，可以看做CPU的专用协处理器来使用，也常会用于扩展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者网络处理器+FPGA等种种架构形式，这些架构形式构成整个高速嵌入式设备的处理形态。不得不说的是，随着技术的进步，现在CPU中集成的单元也随之增加，例如TI的“达芬奇”架构的处理器内部通常由ARM+DSP构成。同时异构的处理器形态业逐渐流行，如ARM9+ARM7的结构。这类一个主要处理系统（ARM9）外带辅助处理系统（ARM7）的设计，同样成为现在处理器设计的流行方向。主处理系统运行嵌入式操作系统，而辅助处理单元则专注某一些的专用领域的处理。这些系统的应用减少了FPGA作为CPU协处理单元的领域。因为毕竟FPGA 相比ARM等流行嵌入式处理器价格要相对较高。在这种情形下，FPGA的厂商似乎也感受到了压力，不约而同推出了带ARM硬核的FPGA

以我中国芯助力我国硬件**

Xilinx参加2015OpenPOWER基金会中国峰会携手全球领导企业加速新一代数据中心**

2015年6月8日，中国北京 - All Programmable 技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布将参加2015 OpenPOWER™基金会中国峰会，携手全球领导企业一起加速基于IBM POWER技术的协同**。作为OpenPOWER基金会的一员，赛灵思面向基于CAPI的高性能电源系统解决方案不断推出FPGA加速技术，用以加速大数据、Hadoop、机器学习、生物信息学、网络和云存储等应用。本次活动中，赛灵思将与杰出的行业用户及合作伙伴一起，进一步推动OpenPOWER技术在中国的生态系统建设与发展。如需了解更多详情，请于2015年6月10日在北京香格里拉酒店举办的2015 OpenPOWER基金会（中国）峰会**问赛灵思展台。赛灵思在2015OpenPOWER峰会上的主题演讲“对采用POWER8 CAPI和赛灵思FPGA加速器的高效计算的关键工作负载研究”。王立峰，赛灵思有线系统架构师· 利用通过IBMCAPI接口实现的一致存储器集成，IBM POWER8 CPU与赛灵思FPGA 加速器相结合，为数据中心和高性能计算技

SDSoC：快速抢占嵌入式蓝海的利器

嵌入式计算技术的进步，正在以****的程度影响和改变着我们的生活，嵌入式系统尽管不是“无处不在”，但也已经是广泛应用于航天航空、智能交通、网络、电子、通讯、仪器仪表、工业自动控制等领域。据IDC调查，目前全球嵌入式产业的智能设备和智能系统每年有23%的年复合增长率，持续到2020年将会达到250亿台的市场份额。鉴于嵌入式系统的各个应用领域的迅猛发展，为应对这一市场需求，并期望加快产品开发进程，日前赛灵思公司（Xilinx）面向全可编程SoC和MPSoC推出了一款软件定义SoC的开发环境SDSoC。这款开发环境极大地简化了SoC的编程体验，让嵌入式控制领域的系统架构师和软件工程师可以利用C/C++来同时做算法和功能的开发，并且在基础的硬件平台搭建好之后，便可以自由发挥，不再需要去求助于硬件工程师。这对于嵌入式软件工程师开发SoC应用来说无异于开发利器，对于整体的产品开发而言，亦可极大的加快开发进程。而据赛灵思全球销售与市场亚太区副总裁杨飞先生透露，赛灵思一直以来都非常关注嵌入式领域，之前在这一领域也投入了很多，有一系列的相关产品推出，在嵌入式领域有很多应用。而自赛灵思公司全球总裁兼CEO

Xilinx全可编程器件助力中兴通讯Pre5G 3D/大规模MIMO基站

2015年3月3日，中国北京 - All Programmable 技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布其全可编程器件将支持中兴通讯的pre5G 3D/大规模MIMO基站。中兴通讯的大规模MIMO系统包含128根天线，采用类似于现有8天线系统的前部区域。中兴通讯的大规模MIMO基站可将天线、基站单元和射频集成在单个模块中，所需的安装空间仅为传统系统的1/3，从而降低了运营商的运营成本和总拥有成本。赛灵思28nm Kintex®-7器件作为该解决方案的核心组件，可提供行业**的数字前端处理功能和**基带算法实现，进一步完善了中兴通讯高性能向量处理器SoC的功能。中兴通讯无线产品部**技术官向际鹰（Jiying Xiang）博士表示：“我们的pre5G多用户/多流空分复用技术与赛灵思的7系列FPGA的强强联合，使我们的基站创下了单载波传输容量和频谱效率的新记录。赛灵思FPGA是满足我们pre5G系统要求的理想平台，我们期待着利用赛灵思的新一代UltraScale™器件进一步提升我们的基站性能。”赛灵思公司无线通信部副总裁Suni

LGS公司选择德州仪器KeyStone片上系统用于下一代便携式通信解决方案

2015年3月16日，北京讯。德州仪器 （TI） （NASDAQ： TXN） 与美国政府**网络及通信解决方案主要供应LGS**公司近日宣布将在LGS**公司的下一代固定式和便携式可部署通信及无线解决方案领域展开合作。TI基于KeyStone™ 的片上系统（包括TCI6630K2L）可实现性能提升并精简尺寸和能耗，通过充分利用此类组合优势，LGS**公司将能够在下一代战术性通信解决方案中增强多方面的性能，从而使得它们的产品在竞争对手中与众不同。“我们相信，通过采用TI的无线架构平台，TCI6630K2L将为满足政府关键任务通信需求的解决方案带来重大变革，”LGS**公司**研究和技术CTO Ted Fidder说道，“通过充分利用TI KeyStone SoC的可编程性，我们能够缩短解决方案的上市时间，并使其具有****的性能和灵活性。”通过结合TI的KeyStone SoC以及多核软件开发套件 （MCSDK） 与RF软件开发套件 （RFSDK），LGS**公司能够为政府用户开发出一个完整的系统，其中包括针对政府用户的CDMA，GSM，WCDMA，3G，4G，WiMax以及Wi-Fi等

Xilinx SDAccel和SDNet双双荣膺Lightwave**奖

2015年3月31日，中国北京 – All Programmable 技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布其SDAccel™和SDNet™软件定义开发环境凭借其出色的技术成就双双荣膺2015年Lightwave**奖。Lightwave**奖旨在表彰光网络行业中的**产品和解决方案，所有奖项均由第三方光纤网络专家组成的独立评审团所选出。凭借**的技术成就，赛灵思SDAccel和SDNet环境在设计工具类奖项中脱颖而出。所有产品都进行五分制打分，得分4分或以上表明评委认为该产品提供的技术特性和性能具有明显本质上的优势。赛灵思每个产品的得分均达到了4.5分。Lightwave发行人Tim Hermes表示：“获得4.5分的产品和技术就表示巨大的成功， 显然今年的赛灵思赢得了这样的成功。将硬件复杂性抽象出来，帮助软件工程师充分利用可编程技术的优势，这是实现系统开发和差异化设计的关键因素，评委们一致认为这两种开发环境颠覆了传统设计方法。”赛灵思公司有线和数据中心业务部副总裁Hemant Dhulla指出：“得到众多网络领域专家的好评

Xilinx推出面向数据中心、服务提供商和企业级应用的100G RS-FEC IP

2015年3月25日，中国北京 - All Programmable 技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布推出面向数据中心、服务提供商和企业级应用的100G IEEE 802.3bj Reed-Solomon FEC （RS-FEC） IP。100G RS-FEC IP能实现新兴的SR4、CWDM4、PSM4或ER4f等光学解决方案。客户可利用赛灵思100G IEEE 802.3bj RS-FEC LogiCORE™ IP加速设计进程，率先向市场推出新产品并满足日益增长的移动和云流量需求。该解决方案还具备低延迟特性，能满足高性能计算等时间敏感型应用的需求。100G RS-FEC LogiCORE™ IP解决方案能无缝连接到运行在Virtex® UltraScale™上的赛灵思集成式100G Ethernet MAC IP或100G Ethernet MAC IP软核。2015年3月24日至26日在美国加州洛杉矶会议中心举行的2015年第40届美国光纤通讯展览及研讨会（OFC 2015）上，赛灵思利用在多个演示中展示的Fini

基于FPGA的智能小车设计方案

智能监控机器人是近年来机器人应用工程中一项前沿性的题目，智能化探测小车是智能行走机器人的一种。智能监控机器小车就是针对上述情况，在参考了目前大多数智能机器人的基础上，以降低成本为原则设计的。小车具备温湿度和环境监测、无线通信、躲避障碍物以及无线遥控等功能。此智能监控机器小车与目前已有的同类设计相比，有性价比高、操作方便、可靠性好、功耗小等优点。1 系统结构及硬件设计整个系统由发送端（智能小车部分）和接收端（控制台：控制和显示部分）组成，如图1所示。系统由传感器系统、动力及转向系统、CCD图像传感器模块、LCD显示、温度和湿度测量电路和供电系统等组成，整个系统的控制核心以2片Altera公司的EP2C20F484为核心，在Altera公司的QuartusⅡ和SoPC Builder开发环境中完成。根据系统硬件结构添加所需要的外围模块并生成NiosⅡCPU。1．1 供电系统小车安装了两块充电电池，分别为FPGA开发板（FPGA控制电路）和小车运动提供能量，电池置于车身底部。1．2 传感器系统系统采用了6个红外对射传感器，通过FPGA配置的NiosⅡCPU来检测传感器信号实现小车躲避障碍物的

深亚米时代开启处理器与FPGA融合之路

市场浪潮下中国FPGA机遇何在？

通常来说半导体产业是周期性行业，其周期一般为4到5年。但是随着新技术和应用的快速发展，现今半导体周期越来越短，且每一个周期都有典型应用作为拉动点，比如过去的PC、后来的通信行业。FPGA也明显符合这种规律。但不同的是，当ASIC和ASSP萧条的时候，往往迎来FPGA的大发展。2008年以来的金融危机使得半导体行业平均跌幅大于10%，但是市场数据却显示FPGA行业依然强劲增长。危机和低迷使ASIC和ASSP制造者为谨慎起见，不敢贸然推出新产品，避免巨大的NRE费用。而FPGA恰好能迎合这一需求。全球FPGA市场现状和发展前景展望当今，半导体市场格局已成三足鼎立之势，FPGA，ASIC和ASSP三分天下。市场统计数据表明，FPGA已经逐步侵蚀ASIC和ASSP的传统市场，并处于快速增长阶段。在全球市场中，Xilinx(＄233.7100)、Altera两大公司对FPGA的技术与市场仍然占据**垄断地位。两家公司占有将近90%市场份额，**达6000余项之多，而且这种垄断仍在加强。同时，美国政府对我国的FPGA产品与技术出口进行苛刻的审核和禁运，使得国家在航天、航空乃至国家**领域都受到严重

FPGA应用触角延伸 全方位扩张势力

UltraScale+“羊”帆起航 赛灵思成16nm领头羊

恩智浦（NXP）高效ESD保护的HDMI接口解决方案

恩智浦提供各种量身定做的HDMI产品组合，包括发射器、接口调节及保护装置，可简化HDMI接口设计过程。该方案经过优化可实现相当简单的布线，并且能提供*佳的ESD保护和HDMI信号调节机制，能轻松搭配C型和D型连接器。方案概述HDMI为“高清晰度多媒体接口”缩写，是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影音信号，*高数据传输速度为5Gbps，同时无需在信号传送前进行数/模或者模/数转换，现在在手机、平板电脑、DV摄像机、数码相机等领域中广泛采用了这种接口技术。阻抗匹配（100欧姆差分）TMDS线路是HDMI接口设计的关键，具有*低的线路电容，允许差分信号和强大的系统级ESD保护的*大眼开度。恩智浦积极支持眼开模式测试，位于法国卡昂的授权测试中心提供HDMI符合性测量（包括TDR），同时提出多种高效便捷的HDMI接口方案，在信号调节和ESD保护方面表现出色。功能框架低功耗HDMI发射器连接至一个3 x 8 DVI，支持CED和HDCP。该发射器反向兼容DVI 1.0，可连接至任意DVI 1.0或HDMI接收器。HMDI ESD保护机制在用HDMI

Xilinx面向多种语言的SDAccel开发环境通过Khronos一致性测试

2015年1月16日，中国北京 – All Programmable技术和器件的全球**企业赛灵思公司 （NASDAQ： XLNX） 今日宣布，其面向OpenCL™、C和C++ 的SDAccel™ 开发环境现已顺利通过Khronos OpenCL 1.0标准一致性测试。OpenCL标准为软件开发人员提供了一个统一的编程环境，使其能够编写高效且可移植的代码，从而能够在赛灵思FPGA上轻松加速各种算法。作为赛灵思SDx™系列的*新成员，SDAccel包含一个面向OpenCL、C和C++语言的架构**化编译器，且实践证明SDAccel相对于CPU或GPU将单位功耗性能提高达25倍，性能和资源利用率更是其他FPGA解决方案的3倍。SDAccel开发环境结合了业界首款支持OpenCL、C和C++的架构**化编译器与多种库、开发板，更为FPGA带来完全类似CPU/GPU的开发和运行时间体验。Khronos 组织总裁兼OpenCL工作组主席Neil Trevett 表示：“看到赛灵思对于异构系统并行编程OpenCL标准的支持，我们非常兴奋。FPGA天然适用于计算密集型算法，在这类算法中，高吞吐量、低

基于CPLD的FPGA从并快速加载方案

基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计

自由配置关键单元，FPGA打造独特驾驶体验

现场可编程闸阵列（FPGA）成车用电子系统差异化新利器。FPGA具备高度设计弹性与扩展性，可让汽车电子设计人员根据应用需求自由配置关键处理单元，并整合各种类比电路、收发器、周边及演算法，从而开发出别具特色的新功能，创造不同于以往的驾驶感受。汽车将驶向何方呢？智慧型手机等多种装置都是具有连结能力的消费性电子产品，并且这些装置都可连接到云端，往后这类产品还会更多。与云端的连结可进一步增强资讯的获取和传输，实现巨量资料（Big Data）分析和即时资讯运用，且资讯不是以“通用”回应的形式传输，而是具有个性化，这是今后的主要发展趋势。驾驶者能够选择不同的表现形式、自己的喜好，以及其他人机介面（HMI）变化来设置“他们”的介面，这是一种客制化体验，驾驶者不但能够设置希望展现的风格，同时汽车也越来越能适应环境，会根据以前的经验和云端资料提供预测性的建议。前面提到的特性更多的是针对用户体验，而更高的**性也是要优先考虑的。实现多模组整合　FPGA增进系统布建弹性复合式前向视觉和其他感测器资讯等预防性**应用，为防止碰撞、车道维持以及紧急煞车系统提供了稳定且可靠的资讯。摄影机提供了四周视角资讯，警告驾

Altera年度技术巡展展示第10代*新产品和突破性技术

低成本FPGA来袭，剑指工控与车载领域

尽管FPGA（可编程逻辑闸阵列）两大业者Xilinx与Altera在先进制程领域战得天昏地暗，一般来说，大多人对于FPGA产品的认识是价格昂贵、晶片面积大，但在性能方面却相当优异，所以在许多极需超高运算效能的应用领域来说，FPGA可谓有着先天的竞争优势。但不表示这些FPGA业者在其他战场就毫无动作可言，Altera**产品行销总监Patrick Dorsey就表示，Altera投入低成本的FPGA开发已有数年的时间，而竞争对手没有在该领域有所着墨。此次Altera所推出的MAX 10 FPGA是首度采用台积电嵌入式快闪记忆体55奈米制程，这也是首款整合了12位元的SAR ADC（类比数位讯号转换器）的FPGA产品。但Patrick Dorsey也表示，该款产品同时具备SRAM与Flash的技术特性，Altera本身就是以SRAM为基础的FPGA业者，导入Flash的理由，是希望在系统断电之后，还有办法记忆当下的相关资讯，以便重开机时，能恢复当初的状态，这一点SRAM就力有未逮。除此之外，该FPGA也整合Altera常见的软式核心Nios II，具备即时运算的特性。Patrick Dor

Plunify的InTime设计优化软件可支持Altera的FPGA和SoC

开创性FPGA软件供应商Plunify® Pte. Ltd.今日发布其支持Altera 的FPGA和SoC的InTimeTM设计优化软件。Plunify的InTime软件借助于运算资源和机器学习技术，快速地生成解决设计问题的优化策略。Altera软件和IP市场总监Alex Grbic说，“我们很高兴Plunify能成为我们的合作伙伴。与Plunify这样的公司合作使我们可以向客户提供更多相互支持的解决方案。”Plunify的InTime软件能为Altera的客户提供更快投入生产的方法。结合Altera的Quartus® II软件，InTime对设计进行分析，并决定*佳的综合及布局布线策略。InTime内置了很高的智能，可以检查FPGA设计，并理解设计结果、FPGA器件和工具参数之间的互相关系，从而向用户提供综合及布线布局策略。举例来说，华为曾成功地在其生产流程中使用InTime，以满足多个设计的时序。从今年6月份开始，InTime使用统计建模和机器学习来增强对数据的分析能力，使其运行结果的质量得到大幅提高。而且，InTime还能够积累知识，用于后续设计中，也可以反复应用于修改后的同一设

Xilinx扩展20 nm Kintex UltraScale产品阵容

2014年10月6日，中国北京 - All Programmable 技术和器件的全球**企业赛灵思公司（Xilinx， Inc. （NASDAQ:XLNX））今天宣布Kintex® UltraScale™ KU115 FPGA器件正式出货，从而使得其进一步扩展了其20 nm产品阵容。作为Kintex UltraScale系列的旗舰产品，KU115不仅在单个可编程器件中集成了*多的DSP数量，更是增加了一倍可用的DSP资源。 经过DSP优化的 KU115 FPGA器件，主要针对包括数据中心、视频与医疗成像、广播系统以及雷达等在内的数据中心计算加速和信号处理应用。 KU115现已开始向多家客户发货，这是赛灵思向市场成功交付的第四款 20 nm UltraScale器件系列。 UltraScale系列的采用势头以及用户的反馈表明，该系列器件能够给赛灵思客户带来巨大价值，比如Google地图工程师就发现此款器件助力了其世界地图的绘制。Kintex UltraScale KU115 FPGA针对从浮点到定点等各种 DSP 密集型运算进行了精心优化。除了可为对称滤波应用带来高达8，181 GMA

当CPU/GPU遭遇数据中心功耗天花板，SDAccel来了