以下是3551天前的记录
可编程逻辑
16 2014年08月22日 星期五FPGA工程师的研发之道——总线的研究
Altera中文论坛 (0)如果设计中有多个模块,每个模块内部有许多寄存器或者存储块需要配置或者提供读出那么实现方式有多种,主要如下:实现方式一:可以在模块顶部将所有寄存器引出,提供统一的模块进行配置和读出。这种方式简单是简单,但是顶层连接工作量较大,并且如果配置个数较多,导致顶层中寄存器的数目也会较多。实现方式二:通过总线进行连接,为每个模块分配一个地址范围。这样寄存器等扩展就可以在模块内部进行扩展,而不用再顶层进行过多的顶层互联。如下图所示:那如果进行总线的选择,那么有一种极为简单的总线推荐被使用,那就是AVALON-MM的总线ALTERA提出两种总线类型,分别是AVALON-MM,AVALON-ST。分别用于连接memeory 和数据流的传送MM不是你想的意思,其英文为memory map。实现内存映射是其主要目的。主要信号包括如下表所示:AVALON因此可以说是*简单实用的总线形态了。对于其操作来说,总线为同步类型的总线,写信号只需要在写使能有效时,同时提供写数据即可,而读数据等待信号无效时,读出数据有效。同样数据类型读数据(readdata)和写数据(writedata)的宽度可以根据设计的需要灵活配置
FPGA内建处理器 加速软硬协同设计速度
CTIMES (0)在所谓的嵌入式设计领域,FPGA(可编程逻辑闸阵列)亦可属于该领域的阵营之一,但随着ARM的开疆辟土,ARM在嵌入式领域也有相当优异的成绩表现。赛灵思(Xilinx)FAE经理罗志恺直言,在产业界里,同时具备ARM处理器、PLD与DSP架构的晶片业者,应只有赛灵思一家业者。过往FPGA在产业界总有一种让人曲高和寡的感觉,不过罗志恺也表示,在募资网站Kickstarter已有不少案例是采用赛灵思的Zynq进行设计开发。他以无人的飞行直升机为例,***就是透过OPEN CV的函式库与Zynq加以结合而开发而成。他更谈到,OPEN CV其实是C语言与C++的延伸版本,但赛灵思的作法是采用HLS(High-Level Synthesis;高阶合成语言)进行移植,以达到软硬体协同设计的目标。而赛灵思每一季都会针对OPEN CV比较关键的程式码进行移植的工作,进一步的说,就是将C语言转成RTL的流程,由赛灵思处理并加以*佳化,工程师便无需在这个流程上耗费心力。作法,在连线罗志恺进一步解析Zynq的晶片架构,传统上,系统设计用两颗SoC(系统单晶片)的的速度上相当有限,但若是加以整合后,透过晶片内部
以下是3556天前的记录
可编程逻辑
17 2014年08月17日 星期日IBM加强Power8系统拟定,助推FPGA
ZDNet至顶网 (0)IBM于今年4月推出首款基于Power8处理器的服务器。这些机器的*初目标是横向扩展集群以及一些特定客户,这些客户需要的是一些具有一个或两个处理器插槽的单机,用于运行自己的负载。业界预期蓝色巨人*初会将重点放在这些横向扩展机器上,而IBM也没有明确表明针对用到更多处理器和更多内存空间的更强系统的计划是什么。坊间大多人认为Power8机4月推出后再推出的后续系统的希望不太大,而且,笔者手上的一份Power Systems产品路线图(见下图)也在一定程度上支持这个看法。此路线图是IBM分享给合作伙伴及客户的。可以从路线图里看到,4月推出Power8,后面空空的,只有一句“明年及以后会推出更多的服务器”,真的说不上是个具体的未来计划。Power Systems产品路线图IBM 财务总监Martin Schroeter在谈到IBM**季度的财务业绩时表示,Power系统业务实际上在**季度里取得环比增长,标志着该项基于服务器的业务在很长时间内初步出现的改善。Power系统业务过去的规模比时下的规模大得多。**批Power8机器到六月初才开始出货,其中的一个模型要等到八月才会出货。因此,横向扩展
FPGA设计:时序是关键
互联网 (0)当你的FPGA设计不能满足时序要求时,原因也许并不明显。解决方案不仅仅依赖于使用FPGA的实现工具来优化设计从而满足时序要求,也需要设计者具有明确目标和诊断/隔离时序问题的能力。设计者现在有一些小技巧和帮助来设置时钟;使用像Synopsys SynplifyPremier一样的工具正确地设置时序约束;然后调整参数使之满足赛灵思FPGA设计性能的目标。会有来自不同角度的挑战,包括:● 更好的设计计划,例如完整的和**的时序约束和时钟规范● 节约时间的设计技术,例如为更好的性能结果,整合设计的各个部分而编写严谨的RTL代码,提出*高性能挑战,当你之后调整设计时减少迭代运行时间● 综合和摆放以及路由时序的相关性,带来更好的时序质量的结果(QoR)和时序收敛让我更进一步地观察这三类中的技术,检验如何使用它们来达到时序目的。**步:更好的设计计划*重要的就是确定正确且完整的设计约束。这些约束用于设计意图以及性能的目标和综合工具之间的通信。设计一旦综合完毕,这些约束和关键路径信息将被自动注释到Vivado设计套件的摆放和路由(P&R)工具中,进一步确保满足时序。**步:RTL代码风格和关键路径调整
以下是3638天前的记录
可编程逻辑
18 2014年05月27日 星期二Arduino串口**用法,你都掌握了吗?
Quark***俱乐部 (0)配置串口通信数据位、校验位、停止位通常我们使用Serial.begin(speed)来完成串口的初始化,这种方式,只能配置串口的波特率。而使用Serial.begin(speed, config)可以配置数据位、校验位、停止位等。例如Serial.begin(9600,SERIAL_8E2)是将串口波特率设为9600,数据位8,偶校验,停止位2。config可用配置如下:if (Serial)的用法当串口被打开时,Serial的值为真。串口被关闭时Serial的值为假。比较囧的是,这个方法只适用于Leonardo和micro的 Serial,也就是说连接连接到电脑USB的那个模拟串口。例如以下程序,当你没有使用串口监视器打开串口时,程序就会一直循环运行while (!Serial) {;} ,当你打开串口监视器,程序会退出while循环,开始loop中的程序。read和peek输入方式的差异串口接收到的数据都会暂时存放在接收缓冲区中,使用read()与peek()都是从接收缓冲区中读取数据。不同的是,使用read()读取数据后,会将该数据从接收缓冲区移除;而使用peek()读取时,不会
迈瑞医疗授奖Altera, 表彰其FPGA技术
电子发烧友网 (0)迈瑞医疗国际有限公司(NYSE: MR)是全球**的医疗设备和解决方案供应商、美国纽交所上市企业,授予了Altera公司(NASDAQ: ALTR) 2013年度“*佳质量奖”。迈瑞公司总部设在中国深圳,主要业务集中在生命信息与支持、体外诊断、数字超声、医学影像四大领域。迈瑞公司赞赏Altera及时交付先进的高性价比可编程逻辑解决方案,一直能够满足其高质量、可靠性和服务需求。这是过去八年中Altera第五次获得迈瑞公司的奖项,双方建立了相互信赖的合作关系,提高了产品质量,支持客户取得成功。迈瑞公司在其成像和诊断产品中采用了包括Altera Cyclone® FPGA在内的Altera技术。Altera Cyclone FPGA满足了系统设计人员对低功耗、低成本设计的需求,帮助他们迅速将产品推向市场。每一代Cyclone FPGA都解决了很多技术挑战,包括提高集成度和性能,降低功耗,同时满足低成本要求等。迈瑞公司生迈瑞公司制造中心总经理景军刚评论说:“我们非常高兴授予Altera‘*佳质量奖’。Altera的专业团队一直与我们密切合作,保证了我们能够向*终客户交付高质量医疗产品,Alte
Synopsys的“IP Accelerated”计划 重新定义IP供应商范式
电子发烧友网 (0)为加速芯片和电子系统**而提供软件、知识产权(IP)及服务的全球性**供应商新思科技公司(Synopsys, Inc.,纳斯达克股票市场代码:SNPS)日前宣布:推出其名为“IP Accelerated”的IP加速计划,以帮助设计师显著地减少在其系统级芯片(SoC)中集成IP所需的时间和工作量。该计划扩展了Synopsys已有的、多样化的、已流片验证过的DesignWare® IP产品组合,增加了全新的IP Prototyping Kits原型设计套件、IP Virtual Development Kits虚拟原型开发套件和定制化IP子系统,加速了原型设计、软件开发以及将IP集成到SoC中。通过IP Accelerated加速计划,Synopsys超越了传统IP供应商的范畴,重新定义了客户可从其IP供应商处所期待得到的产品与服务,以帮助设计师通过更省力、更低风险以及更短上市时间的方式成功地实现IP集成。随着SoC硬件和软件越来越复杂,开发人员对IP供应商的需求也越来越多,以帮助他们满足其项目计划。仅凭传统的IP单元块已经不足以应对日益增长的SoC设计和集成挑战。设计师需要一种可以简化I
以下是3727天前的记录
可编程逻辑
19 2014年02月27日 星期四Xilinx再撼SoC市场推出多重异构处理架构
电子发烧友网 (0)2014年2月26日,北京— All Programmable技术和器件的全球**企业赛灵思公司 (NASDAQ: XLNX)宣布推出面向下一代Zynq® UltraScale MPSoC的UltraScale™ 多重处理(MP)架构。全新UltraScale MPSoC架构以业界成功的Zynq-7000 All Programmable SoC产品系列为基础,进一步扩展了赛灵思ASIC级UltraScale FPGA和3D IC架构,实现了“为合适任务提供合适引擎”的异构多重处理器。Zynq-7000的推出让Xilinx成为业界首款All Programmable SoC的***,随着UltraScale MPSoC的问世,让赛灵思又开始了业界首款All Programmable MPSoC的发明。这个全新的All Programmable MPSoC架构可为处理器提供从32位到64位的扩展能力,并可支持虚拟化,集成了用于实时控制与图形/视频处理、波形和包处理的软硬件引擎、新一代互联技术和存储器、**电源管理,以及可实现多级**可靠性的增强型技术。通过整合异构多重处理和业界*高速
航天科工实现超大规模高精度可编程逻辑器件测试
国资委网站 (0)2月28日,中国航天科工二院201所**实现超大规模高精度航天型号可编程逻辑器件测试,突破性地采用将数字接口分次测试的方案,设计多项配置程序实现了300万内部逻辑门及其他逻辑资源的测试覆盖。这在一定程度上解决了现阶段航天型号用此类超大规模、高精度可编程逻辑器件不可筛测的问题,同时也为航天型号用其它类型可编程逻辑器件的测试打下了坚实基础。可编程逻辑器件具有集成度高,体积小,功耗低,性价比高等特性,被现在众多设计人员视为逻辑解决方案的当然之选。此次实现测试的可编程逻辑器件器件为XQ2V3000-4BG728,是一种拥有300万逻辑门、728个器件管脚、516个数字接口的可编程逻辑器件芯片,在多个航天型号中应用。此类超大规模、高精度可编程逻辑器件的可编程逻辑资源、数字接口众多,其测试程序开发的难度极大,对于现有的测试系统也是一个极大的挑战。该项测试程序的成功开发填补了我国检测行业在超大规模高精度航天型号可编程逻辑器件测试领域的空白,为产品质量与可靠性的提高作出了一定贡献。
以下是3736天前的记录
可编程逻辑
20 2014年02月18日 星期二基于FPGA的超宽带数字下变频设计
电子爱好者博客 (0)1.引言随着雷达应用需求的提高和数字信号处理技术的迅速发展,对雷达接收系统的设计也越来越希望符合软件无线电的设计思想,即将ADC尽可能靠近天线,将接收到的模拟信号尽早数字化。数字化的中频信号通常基于FPGA实现数字下变频获得基带I/Q信号,但随着信号载频和带宽的不断提高,也需要更加高速的ADC完成信号采样,于是对数字下变频的处理要求也越来越高。在超宽带雷达接收系统中,高速的数据率使得基于FPGA的宽带数字下变频算法已不再适**用传统的串行结构实现,本文介绍了一种基于并行多相滤波结构的超宽带数字下变频设计方法,其并行的流水处理方式使得高速数据无需缓存,处理带宽也相应大大提高。2.设计原理根据带通采样定理,在数字中频接收系统中采样率s f 与信号中频c f 。满足(其中M为正整数)时,数字混频算法*为简单,尤其是在采样率较高的超宽带数字接收系统中,满足此条件可以简化设计、便于工程实现。在本文的超宽带数字接收系统中,采样率和接收带宽都较大,低通滤波器设计采用多相结构。设低通滤波器的冲激响应为h(n),其Z变换为:这样即完成滤波器系数的多相分解,在工程实现时在工程实现时,可以根据需要采用先抽取
针对独立机器和远程自动化应用进行优化的Allen-BradleyMicro820可编程逻辑控制器
中国工控网 (0)2014 年 2 月 3 日,罗克韦尔自动化发布全新 Allen-Bradley Micro820 可编程逻辑控制器 (PLC),成为 Allen-Bradley Micro800 PLC 系列产品的新成员。这款 20 点的 Micro820 控制器具备嵌入式以太网端口、串行端口和 microSD 插槽。其脉冲宽度调制 (PWM) 输出和配方管理功能非常适合缠绕包装机以及压缩机等小型机器控制。此外,数据记录、模拟量和热敏电阻温度输入对于水泵控制和空气处理单元等远程自动化应用 也是至关重要的。 罗克韦尔自动化**业务经理 Melkote Srinivasan 表示:“我们将继续开发 Micro800 平台,以便小型机器制造商能根据自己的应用需求灵活地进行定制设计。全新的 Micro820 控制器、LCD 显示器、功能性插件模块和一体化编程组态软件(CCW) 6.0 版具备丰富的功能和选项,可帮助他们突显提升自身产品的优势,加强竞争力。” 一体化编程组态软件(CCW)简化了 Micro820 控制器的组态、设计和维护。软件的*新版本增加了对更多机器设备的支持,例如新型 Alle
Brocade多太比特核心路由器集AlteraInterlakenIP助网络优化
电子发烧友网 (0)2014年2月25号,北京——Altera公司(NASDAQ: ALTR)今天宣布,其Interlaken知识产权(IP)内核通过认证,被Brocade® MLX®系列多太比特核心路由器选用,开始产品发售,应用于数据中心。Interlaken IP在Stratix® V FPGA上实现,有助于Brocade路由器快速高效的扩展云优化网络。使用Altera FPGA和IP来扩展云优化网络,支持企业管理大量的网络数据,并根据结果实时做出决定。Brocade公司ASIC和硬件工程副总裁Majid Afshar评论说:“Altera为我们提供的这一Interlaken IP设计能够非常灵活的进行配置,而且非常可靠,满足了我们各种线路模块配置的宽带效率需求。这种独特的一种配置设计结合我们的服务成本模型基本结构,使我们的企业和服务提供商客户获益匪浅,他们对预算要求非常严格,而且需要的服务比较特殊。Altera的Interlaken IP带宽可以扩展,具有很高的数据效率,满足了客户对大数据的需求,同时也满足了需要通过网络高效传输数据的其他应用需求。”Altera基于Stratix V FPGA的
Xilinx针对毫米波推1.6Gbps低功耗低成本小型基站回程调制解调器IP
电子发烧友网 (0)2014年2月24日, 北京—All Programmable技术和器件的全球**企业赛灵思公司 (NASDAQ: XLNX)日前针对毫米波应用宣布推出1.6Gbps低功耗、低成本小型基站回程调制解调器IP。赛灵思 256 QAM毫米波调制解调器解决方案支持点对点和单点对多点视距通信,可满足60GHz和80GHz市场需求。作为赛灵思SmartCORE™ IP产品系列的一员,该解决方案在1Gbps以上数据速率下功耗不足5瓦。借助256 QAM毫米波调制解调器IP解决方案,无线OEM厂商能以非常低的成本加速产品上市进程,同时还能确保未来各代产品所需要的灵活性和平台可扩展性。SAF Tehnika公司业务开发副总裁Vents Lacars表示:“赛灵思的256 QAM毫米波调制解调器IP解决方案可帮助我们扩展产品线,以支持多种需要低成本高吞吐量单点对多点连接的新型应用。TDD多路复用支持是一种少有的附加功能,借助该功能,小型低功耗IP解决方案能扩展到高吞吐量高宽带IP解决方案。如此灵活的IP解决方案有助于我们降低开发风险,无缝快速响应不断变化的市场需求。”赛灵思公司无线市场总监Tarmo
Xilinx推全新汽车级器件扩展AllProgrammableArtix-7FPGA系列
电子发烧友网 (0)2014年2月24日,北京—All Programmable技术和器件的全球**企业赛灵思公司 (NASDAQ: XLNX)今天宣布针对汽车应用进一步扩展其Artix®-7 现场可编程门阵列(FPGA)系列。全新的XA Artix-7 FPGA产品组合,进一步丰富了赛灵思市场**的AEC-Q100质量认证的汽车 (XA) FPGA产品系列。该系列器件可为**驾驶员辅助系统(ADAS)、车载汽车娱乐(IVI)系统和驾驶员信息(DI)系统提供业界**的单位功耗性能。除了性能优势外,系统设计人员还能受益于功耗较前代产品显著降低的优势,以及针对汽车电子控制单元(ECU)狭小空间设计特点的小尺寸封装优势。赛灵思公司汽车业务部总监Nick DiFiore 表示:“赛灵思XA Artix-7器件可满足汽车市场严苛的质量要求与可靠性标准,可实现具有功耗和系统集成优势的可扩展解决方案,从而提供**化的成本与系统级架构灵活性优势。对于需要进行**视频处理、复杂DSP运算或要求支持*新接口或网络标准的汽车应用而言,XA系列产品是非常好的选择。”XA Artix-7产品系列包括XA7A35T、XA7A50
以下是3743天前的记录
可编程逻辑
21 2014年02月11日 星期二FPGA工程师不得不知的FPGA设计经验
互联网 (0)这里谈谈一些经验和大家分享,希望能对IC设计的新手有一定的帮助,能使得他们能少走一些弯路!在IC工业中有许多不同的领域,IC设计者的特征也会有些不同。在A领域的一个好的IC设计者也许会花很长时间去熟悉B领域的知识。在我们职业生涯的开始,我们应该问我们自己一些问题,我们想要成为怎样的IC设计者?消费?PC外围?通信?微处理器或DSP?等等。IC设计的基本规则和流程是一样的,无论啥样的都会加到其中。HDL,FPGA和软件等是帮助我们理解芯片的*好工具。IC的灵魂是知识。因此我们遇到的**个挑战将是获得设计的相关信息,然后理解信息并应用它。但是有些信息不是免费的,我们需要加入一些协会或从如IEEE/ISO等那些组织购买一些文档。设计者应该有很强的背景知识来很快的理解他们,甚至能改进存在的标准或。一个好的设计者应该应该有足够的设计技能和工具应用知识并且不断的积累他们。例如:8口以太网转换HUB控制器需要知识:IEEE802.3标准,包括10MHZ以太网和100MHZ快速以太网。相关领域:异步传输模式(ATM),IEEE802.11无限局域网,IEEE1394,USB等。HDL,计算机仿真和
主流FPGA产品加入全新小封装器件Microsemi专为小外形尺寸应用而设计
电子发烧友网 (0)致力于提供功率、**、可靠与高性能半导体技术方案的**供应商美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC) 宣布为其主流SERDES-based SmartFusion®2 系统级芯片(SoC) FPGA和IGLOO®2 FPGA器件提供全新小尺寸解决方案。这两款FPGA器件采用非易失性Flash技术,可省去外部配置存储器,为设计人员提供了业界现有的*小占位面积的器件。新封装的推出扩大了美高森美真正基于快闪技术的可编程逻辑器件产品组合,为两种产品系列增添了多种小尺寸封装,包括FCS325 11x11mm、VF256 14x14mm、FCV484 19x19和VQ144 22x22mm。美高森美市场营销总监Tim Morin表示:“客户对于高可靠性、**性和小占位面积SoC FPGA 器件和FPGA解决方案需求不断增加,这正是我们为*新的主流FPGA产品提供多种小尺寸解决方案的催化剂。我们很高兴扩展了主流FPGA产品的组合,为客户提供更多的竞争优势。”美高森美基于快闪技术的主流FPGA本身具有较小的电路板空间需求,而全新小外形尺寸解决方案
Altera与风河公司建立战略合作关系为AlteraSoC平台定制操作系统和开发工具
电子发烧友网 (0)2014年2月10号,北京——Altera公司 (Nasdaq: ALTR)与Wind River®风河公司今天宣布,双方建立战略合作关系,为Altera的SoC FPGA器件开发并部署工具和解决方案。 风河公司业界**的操作系统和开发工具支持Altera基于多核ARM™处理器的SoC平台。通过采用风河公司的嵌入式操作系统(VxWorks®实时操作系统和Wind River Linux)以及Wind River Workbench开发工具,软件规划人员和开发人员能够充分发挥Altera基于多核ARM的SoC器件的优势,设计高性能多核实时系统。风河嵌入式操作系统和开发工具设计支持多核处理器体系结构和SMP (Symmetric Multi-Processing,对称多处理),并进行实时优化。这包括Wind River Hypervisor可视化技术,支持Linux和VxWorks同时运行在非对称多处理(AMP)模式下。所有这些都在Altera Cyclone® V SoC上实现,Arria® V SoC、Arria® 10 SoC和Stratix® 10 SoC也将很快提供支持。风河
一种采用PCI软核的轴角数据采集系统
互联网 (0)研究一种基于PCI软核的轴角编码数据采集系统,实现伺服系统角度位置量的实时测控。采用FPGA器件实现PCI接口逻辑。FIFO存贮单元及轴角转换控制逻辑,采用旋转变压器-数字转换模块实现高速轴角转换,并设计了相应地WDM驱动程序。采集板应用于LabWindows的测控系统中,数据采样速率达到27 r/s,数据传输速率达到132 MB/s.0引言在工业控制伺服设备中,实现角度位置量的高精度实时测量和控制是关键性的技术。轴角转换模块是一种角度量/数字转换器,其功能是将旋转变压器及自整角机的模拟信号转换为数字信号,与普通的A/D编码相比,轴角编码采用正、余信号进行编码,抗干扰能力强及转换速度快。随着FPGA技术的发展,在FPGA上能够实现PCI接口。存贮器及逻辑控制功能。由于FPGA具有灵活的可编程性的优点,PCI接口可以依据插卡功能进行**化,而不必实现所有的PCI功能,这样可以节约系统的逻辑资源,实现紧凑的系统设计。本文介绍采用轴角转换器及Altera公司的FPGA器件实现角度量高速采集的PCI接口板的方法。1系统硬件设计轴角数据采集卡主要由轴角转换器件(RDC转换器)。FPGA器件EPF